[实用新型]浮点数除法运算控制器

权利要求书

1.一种浮点数除法运算控制器，其特征在于它具有：

对整机进行控制的FPGA电路；

PCI电路，该电路与FPGA电路相连；

Flash电路，该电路与FPGA电路相连；

存储电路，该电路与FPGA电路相连。

2.根据权利要求1所述的浮点数除法运算控制器，其特征在于所述的FPGA电路为：集成电路U4A的M4脚接集成电路U1的143脚、N2脚接集成电路U1的146脚、M2脚接集成电路U1的153脚、J4脚接集成电路U1的163脚、M1脚接集成电路U1的150脚、K5脚接集成电路U1的149脚、E5脚接二极管D1的正极、F4脚和C3脚接Flash电路，集成电路U4A的P3～P1脚依次接集成电路U1的135脚、154脚、152脚，集成电路U4A的L4脚～L1脚依次接集成电路U1的151脚、159脚、158脚、134脚，二极管D1的负极接地；

集成电路U4B的A14脚～A3脚依次接集成电路U1的130脚、126脚、123脚、122脚、117脚、110脚、106脚、105脚、98脚、58脚、60脚、63脚，集成电路U4B的B14脚～B9脚接集成电路U1的131脚、127脚、124脚、125脚、118脚、107脚，集成电路U4B的B7脚～B3脚接集成电路U1的104脚、100脚、57脚、59脚、64脚，集成电路U4B的C13脚～C11脚接集成电路U1的129脚、128脚、121脚，集成电路U4B的C6脚～C4脚接集成电路U1的54脚～56脚，集成电路U4B的D11脚接集成电路U1的112脚、D10接集成电路U1的111脚、D6接集成电路U1的95脚，集成电路U4B的E6脚接集成电路U1的65脚，集成电路U4B的F10脚～F6脚接集成电路U1的114脚、113脚、102脚、103脚、66脚，集成电路U4B的G11脚接集成电路U1的119脚、G10脚接集成电路U1的120脚、G7脚接集成电路U1的96脚、G6脚接集成电路的97脚；

集成电路U4C的C14脚、D13脚～D16脚、E14脚、E16脚、F15脚、F16脚、G12脚、G13脚、G15脚、G16脚、H11脚～H13脚、J11脚、J12脚、K15脚、K16脚、L14脚～L16脚、M12脚、M14脚～M16脚、N12脚～N16脚、P14脚～P16脚接存储电路；

集成电路U4D的L7脚～L10脚依次接集成电路U1的81脚、82脚、93脚、91脚，集成电路U4D的L12脚接集成电路U1的137脚、M11脚接集成电路U1的90脚、N8脚接集成电路U1的78脚、N9脚接集成电路U1的87脚、N11脚接集成电路U1的155脚，集成电路U4D的P4脚接集成电路U1的72脚、P5脚接集成电路U1的71脚，集成电路U4D的P11脚～P13脚依次接集成电路U1的94脚、144脚、160脚，集成电路U4D的R3脚～R5脚依次接集成电路U1的67脚、74脚、76脚，集成电路U4D的R7脚～R10脚依次接集成电路U1的80脚、84脚、86脚、92脚，集成电路U4D的R12脚～R14脚依次接集成电路U1的138脚、136脚、148脚，集成电路U4D的T3脚～T10脚依次接集成电路U1的68脚、73脚、75脚、77脚、79脚、83脚、85脚、142脚，集成电路U4D的T12脚～T14脚依次接集成电路U1的139脚、53脚、145脚，集成电路U4D的K10脚接集成电路U1的156脚、K11脚接集成电路U1的157脚；

集成电路U4E的H4脚、F1脚接Flash电路，集成电路U4E的J13脚、K12脚接地、G5脚通过电阻R4接地、L13脚通过电阻R3接3V电源、J5脚通过电阻R2接3V电源、M13脚通过电阻R1接3V电源；

集成电路U4F的B1脚、G3脚、K3脚、R1脚、A2脚、A15脚、C7脚、C10脚、E7脚、E10脚、B16脚、G14脚、K14脚、R16脚、M7脚、M10脚、P7脚、P10脚、T2脚、T15脚接3V电源，集成电路U4F的G9脚、H7脚、H10脚、J7脚接1.2V电源；

集成电路U4G的地端接地；

集成电路U4H的电源端接1.2V电源、地端接地；集成电路U4A～集成电路U4H的型号为EP2C5F256C8。