[发明专利]一种12位平方运算组合电路

权利要求书

1.一种12位平方运算组合电路，其特征在于，包括十二位信号输入端、二十四位信号输出端及二十二条逻辑电路；

第一位信号输入端与第一位信号输出端相连接，第二位信号输出端接低电平；

第一条逻辑电路包括第一与门电路(a1)及第一半加器(D1)，第一与门电路(a1)的两个输入端分别与第一位信号输入端及第二位信号输入端相连接，第一半加器(D1)的两个输入端分别与第一与门电路(a1)的输出端及第二位信号输入端相连接，第一半加器(D1)的输出端与第三位信号输出端相连接；

第二条逻辑电路包括第二与门电路(a2)及第二半加器(D2)，第二与门电路(a2)的两个输入端分别与第一位信号输入端及第三位信号输入端相连接，第二半加器(D2)的两个输入端分别与第一半加器(D1)的进位输出端及第二与门电路(a2)的输出端相连接，第二半加器(D2)的输出端与第四位信号输出端相连接；

第三条逻辑电路包括第三与门电路(a3)、第一全加器(1)、第三半加器(D3)及第四与门电路(a4)，第三与门电路(a3)的两个输入端分别与第一位信号输入端及第四位信号输入端相连接，第一全加器(1)的两个输入端分别与第三与门电路(a3)的输出端及第三位信号输入端相连接，第一全加器(1)的进位输入端与第二半加器(D2)的进位输出端相连接，第四与门电路(a4)的两个输入端分别与第二位信号输入端及第三位信号输入端相连接，第三半加器(D3)的两个输入端分别与第一全加器(1)的输出端及第四与门电路(a4)的输出端相连接，第三半加器(D3)的输出端与第五位信号输出端相连接；

第四条逻辑电路包括第五与门电路(a5)、第六与门电路(a6)、第二全加器(2)及第四半加器(D4)，第五与门电路(a5)的两个输入端分别与第一位信号输入端及第五位信号输入端相连接，第六与门电路(a6)的两个输入端分别与第二位信号输入端及第四位信号输入端相连接，第二全加器(2)的两个输入端分别与第五与门电路(a5) 的输出端及第六与门电路(a6)的输出端相连接，第二全加器(2)的进位输入端与第一全加器(1)的进位输出端相连接，第四半加器(D4)的两个输入端分别与第三半加器(D3)的进位输出端及第二全加器(2)的输出端相连接，第四半加器(D4)的输出端与第六位信号输出端相连接；

第五条逻辑电路包括第七与门电路(a7)、第三全加器(3)、第八与门电路(a8)、第四全加器(4)、第九与门电路(a9)及第五半加器(D5)；第七与门电路(a7)的两个输入端分别与第一位信号输入端及第六位信号输入端相连接，第三全加器(3)的两个输入端分别与第七与门电路(a7)的输出端及第四位信号输入端相连接，第三全加器(3)的进位输入端与第二全加器(2)的进位输出端相连接，第八与门电路(a8)的两个输入端分别与第二位信号输入端及第五位信号输入端相连接，第四全加器(4)的两个输出端分别与第三全加器(3)的输出端及第八与门电路(a8)的输出端相连接，第四全加器(4)的进位输入端与第四半加器(D4)的进位输出端相连接，第九与门电路(a9)的两个输入端分别与第三位信号输入端及第四位信号输入端相连接，第五半加器(D5)的两个输入端分别与第九与门电路(a9)的输出端及第四全加器(4)的输出端相连接，第五半加器(D5)的输出端与第七位信号输出端相连接；

第六条逻辑电路包括第十与门电路(a10)、第十一与门电路(a11)、第十二与门电路(a12)、第五全加器(5)、第六全加器(6)及第六半加器(D6)，第十与门电路(a10)的两个输入端分别与第一位信号输入端及第七位信号输入端相连接，第十一与门电路(a11)的两个输入端分别与第六位信号输入端及第二位信号输入端相连接，第十二与门电路(a12)的两个输入端分别与第三位信号输入端及第五位信号输入端相连接，第五全加器(5)的两个输入端分别与第十与门电路(a10)的输出端及第十一与门电路(a11)的输出端相连接，第六全加器(6)的两个输入端分别与第五全加器(5)的输出端及第十二与门电路(a12)的输出端相连接，第六半加器(D6)的两个输入端分别与第五半加器(D5)的进位输出端及第六全加器(6)的输出端相连接，第五全加器(5)的进位输入端及第六全加器(6)的进位输入端分别与第三全加器(3)的进位输出端及第四全加器(4)的进位输出端相连接，第六半加器(D6)的输出端与第八位信号输出端相连接；

第七条逻辑电路包括第十三与门电路(a13)、第七全加器(7)、第十四与门电路(a14)、第十五与门电路(a15)、第十六与门电路(a16)、第八全加器(8)、第九全加器(9)及第七半加器(D7)，第十三与门电路(a13)的两个输入端分别与第一位信号输入端及第八位信号输入端相连接，第十四与门电路(a14)的两个输入端分别与第二位信号输入端及第七位信号输入端相连接，第十五与门电路(a15)的两个输入端分别与第三位信号输入端及第六位信号输入端相连接，第十六与门电路(a16)的两个输入端分别与第四位信号输入端及第五位信号输入端相连接，第七全加器(7)的两个输入端分别与第十三与门电路(a13)的输出端及第五位信号输入端相连接，第八全加器(8)的两个输入端分别与第七全加器(7)的输出端及第十四与门电路(a14)的输出端相连接，第九全加器(9)的两个输入端分别与第八全加器(8)的输出端及第十五与门电路(a15)的输出端相连接，第七半加器(D7)的两个输入端分别与第九全加器(9)的输出端及第十六与门电路(a16)的输出端相连接，第七半加器(D7)的输出端与第九位信号输出端相连接，第七全加器(7)的进位输入端、第八全加器(8)的进位输入端及第九全加器(9)的进位输入端分别与第五全加器(5)的进位输出端、第六全加器(6)的进位输出端及第六半加器(D6)的进位输出端相连接；

第八条逻辑电路包括第十七与门电路(a17)、第十八与门电路(a18)、第十九与门电路(a19)、第二十与门电路(a20)、第十全加器(10)、第十一全加器(11)、第十二全加器(12)及第八半加器(D8)，第十七与门电路(a17)的两个输入端分别与第一位信号输入端及第九位信号输入端相连接，第十八与门电路(a18)的输出端与第二位信号输入端及第八位信号输入端相连接，第十九与门电路(a19)的两个输入端分别与第三位信号输入端及第七位信号输入端相连接，第二十与门电路(a20)的两个输入端分别与第四位信号输入端及第六位信号输入端相连接，第十全加器(10)的两个输入端分别与第十七与门电路(a17)的输出端及第十八与门电路(a18)的输出端相连接，第十一全加器(11)的输出端与第十全加器(10)的输出端及第十九与门电路(a19)的输出端相连接，第十二全加器(12)的输出端与第十一全加器(11)的输出端及第二十与门电路(a20)的输出端相连接，第八半加器(D8)的两个输入端分别与第七半加器(D7)的进位输出端及第十二全加器(12)的输出端相连接，第八半加器(D8)的输出端与第十位信号输出端相连接，第十全加器(10)的进位输入端、第十一全加器(11)的进位输入端及第十二全加器(12)的信号输入端分别与第七全加器(7)的进位输出端、第八全加器(8)的进位输出端及第九全加器(9)的进位输出端相连接；

第九条逻辑电路包括第二十一与门电路(a21)、第二十二与门电路(a22)、第二十三与门电路(a23)、第二十四与门电路(a24)、第二十五与门电路(a25)、第十三全加器(13)、第十四全加器(14)、第十五全加器(15)、第十六全加器(16)及第九半加器(D9)，第二十一与门电路(a21)的两个输入端分别与第一位信号输入端及第十位信号输入端相连接，第二十二与门电路(a22)的两个输入端分别与第二位信号输入端及第九位信号输入端相连接，第二十三与门电路(a23)的两个输入端分别与第三位信号输入端及第八位信号输入端相连接，第二十四与门电路(a24)的两个输入端分别与第四位信号输入端及第七位信号输入端相连接，第二十五与门电路(a25)的两个输入端分别与第五位信号输入端及第六位信号输入端相连接，第十三全加器(13)的两个输入端分别与第二十一与门电路(a21)的输出端及第六位信号输入端相连接，第十四全加器(14)的两个输入端分别与第十三全加器(13)的输出端及第二十二与门电路(a22)的输出端相连接，第十五全加器(15)的两个输入端分别与第十四全加器(14)的输出端及第二十三与门电路(a23)的输出端相连接，第十六全加器(16)的两个输入端分别与第十五全加器(15)的输出端及第二十四与门电路(a24)的输出端相连接，第九半加器(D9)的两个输入端分别与第十六全加器(16)的输出端及第二十五与门电路(a25)的输出端相连接，第九半加器(D9)的输出端与第十一位信号输入端相连接，第十三全加器(13)的进位输入端、第十四全加器(14)的进位输入端、第十五全加器(15)的进位输入端、第十六全加器(16)的进位输入端分别与第十全加器(10)的进位输出端、第十一全加器(11)的进位输出端、第十二全加器(12)的进位输出端及第八半加器(D8)的进位输出端相连接；

第十条逻辑电路包括第二十六与门电路(a26)、第二十七与门电路(a27)、第二十八与门电路(a28)、第二十九与门电路(a29)、第三十与门电路(a30)、第十七全加器(17)、第十八全加器(18)、第十九全加器(19)、第二十全加器(20及第十半加器(D10)，第二十六与门电路(a26)的两个输入端分别与第一位信号输入端及第十一位信号输入端相连接，第二十七与门电路(a27)的两个输入端分别与第二位信号输入端及第十位信号输入端相连接，第二十八与门电路(a28)的两个输入端分别与第三位信号输入端及第九位信号输入端相连接，第二十九与门电路(a29)的两个输入端分别与第四位信号输入端及第八位信号输入端相连接，第三十与门电路(a30)的两个输入端分别与第五位信号输入端及第七位信号输入端相连接，第十七全加器(17)的两个输入端分别与第二十六与门电路(a26)的输出端及第二十七与门电路(a27)的输出端相连接，第十八全加器(18)的两个输入端分别与第十七全加器(17)的输出端及第二十八与门电路(a28)的输出端相连接，第十九全加器(19)的两个输入端分别与第十八全加器(18)的输出端及第二十九与门电路(a29)的输出端相连接，第二十全加器(20)的两个输入端分别与第十九全加器(19)的输出端及第三十与门电路(a30)的输出端相连接，第十半加器(D10)的两个输入端分别与第九半加器(D9)的进位输出端及第二十全加器(20)的输出端相连接，第十半加器(D10)的输出端与第十二位信号输出端相连接，第十七全加器(17)的进位输入端、第十八全加器(18)的进位输入端、第十九全加器(19)的进位输入端及第二十全加器(20)的进位输入端分别与第十三全加器(13)的进位输出端、第十四全加器(14)的进位输出端、第十五全加器(15)的进位输出端及第十六全加器(16)的进位输出端相连接；

第十一条逻辑电路包括第三十一与门电路(a31)、第三十二与门电路(a32)、第三十三与门电路(a33)、第三十四与门电路(a34)、第三十五与门电路(a35)、第三十六与门电路(a36)、第二十一全加器(21)、第二十二全加器(22)、第二十三全加器(23)、第二十四全加器(24)、第二十五全加器(25)及第十一半加器(D11)，第三十一与门电路(a31)的两个输入端分别与第一位信号输入端及第十二位信号输入端相连接，第三十二与门电路(a32)的两个输入端分别与第二位信号输入端及第十一位信号输入端，第三十三与门电路(a33)的两个输入端分别与第三位信号输入端及第十位信号输入端相连接，第三十四与门电路(a34)的两个输入端分别与第四位信号输入端及第九位信号输入端相连接，第三十五与门电路(a35)的两个输入端分别与第五位信号输入端及第八位信号输入端相连接，第三十六与门电路(a36)的两个输入端分别与第六位信号输入端及第七位信号输入端相连接，第二十一全加器(21)的两个输入端分别与第三十一与门电路(a31)的输出端及第七位信号输出端相连接，第二十二全加器(22)的两个输入端分别与第二十一全加器(21)的输出端及第三十二与门电路(a32)的输出端相连接，第二十三全加器(23)的两个输入端分别与第二十二全加器(22)的输出端及第三十三与门电路(a33)的输出端相连接，第二十四全加器(24)的两个输入端分别与第二十三全加器(23)的输出端及第三十四与门电路(a34)的输出端相连接，第二十五全加器(25)的两个输入端分别与第二十四全加器(24)的输出端及第三十五与门电路(a35)的输出端相连接，第十一半加器(D11)的两个输入端分别与第二十五全加器(25)的输出端及第三十六与门电路(a36)的输出端相连接，第十一半加器(D11)的输出端与第十三位信号输出端相连接，第二十一全加器(21)的进位输入端、第二十二全加器(22)的进位输入端、第二十三全加器(23)的进位输入端、第二十四全加器(24)的进位输入端及第二十五全加器(25)的进位输入端分别与第十七全加器(17)的进位输出端、第十八全加器(18)的进位输出端、第十九全加器(19)的进位输出端、第二十全加器(20)的进位输出端及第十半加器(D10)的进位输出端相连接；

第十二逻辑电路包括第三十七与门电路(a37)、第三十八与门电路(a38)、第三十九与门电路(a39)、第四十与门电路(a40)、第四十一与门电路(a41)、第二十六全加器(26)、第二十七全加器(27)、第二十八全加器(28)、第二十九全加器(29)及第三十全加器(30)，第三十七与门电路(a37)的两个输入端分别与第二位信号输入端及第十二位信号输入端相连接，第三十八与门电路(a38)的两个输入端分别与第三位信号输入端及第十一位信号输入端相连接，第三十九与门电路(a39)的两个输入端分别与第四位信号输入端及第十位信号输入端相连接，第四十与门电路(a40)的两个输入端分别与第五位信号输入端及第九位信号输入端相连接，第四十一与门电路(a41)的两个输入端分别与第六位信号输入端及第八位信号输入端相连接，第二十六全加器(26)的两个输入端分别与第三十七与门电路(a37)的输出端及第三十八与门电路(a38)的输出端相连接，第二十七全加器(27)的两个输入端分别与第二十六全加器(26)的输出端及第三十九与门电路(a39)的输出端相连接，第二十八全加器(28)的两个输入端分别与第二十七全加器(27)的输出端及第四十与门电路(a40)的输出端相连接，第二十九全加器(29)的输入端分别与第二十八全加器(28)的输出端及第四十一与门电路(a41)的输出端相连接，第三十全加器(30)的两个输入端分别与第二十五全加器(25)的进位输出端及第二十九全加器(29)的输出端相连接，第二十六全加器(26)的进位输入端、第二十七全加器(27)的进位输入端、第二十八全加器(28)的进位输入端、第二十九全加器(29)的进位输入端及第三十全加器(30)的进位输入端分别与第二十一全加器(21)的进位输出端、第二十二全加器(22)的进位输出端、第二十三全加器(23)的进位输出端、第二十四全加器(24)的进位输出端及第十一半加器(D11)的进位输出端相连接，第三十全加器(30)的输出端与第十四位信号输出端相连接；

第十三条逻辑电路包括第四十二与门电路(a42)、第四十三与门电路(a43)、第四十四与门电路(a44)、第四十五与门电路(a45)、第四十六与门电路(a46)、第三十一全加器(31)、第三十二全加器(32)、第三十三全加器(33)、第三十四全加器(34)及第三十五全加器(35)，第四十二与门电路(a42)的两个输入端分别与第三位信号输入端及第十二位信号输入端相连接，第四十三与门电路(a43)的两个输入端分别与第四位信号输入端及第十一位信号输入端相连接，第四十四与门电路(a44)的两个输入端分别与第五位信号输入端及第十位信号输入端相连接，第四十五与门电路(a45)的两个输入端分别与第六位信号输入端及第九位信号输入端相连接，第四十六与门电路(a46)的两个输入端分别与第七位信号输入端及第八位信号输入端相连接，第三十一全加器(31)的两个输入端分别与第四十二与门电路(a42)的输出端及第八位信号输入端相连接，第三十二全加器(32)的两个输入端分别与第三十一全加器(31)的输出端及第四十三与门电路(a43)的输出端相连接，第三十三全加器(33)的两个输入端分别与第三十二全加器(32)的输出端及第四十四与门电路(a44)的输出端相连接，第三十四全加器(34)的两个输入端分别与第三十三全加器(33)的输出端及第四十五与门电路(a45)的输出端相连接，第三十五全加器(35)的两个输入端分别与第三十四全加器(34)的输出端及第四十六与门电路(a46)的输出端相连接，第三十五全加器(35)的输出端与第十五位信号输出端相连接，第三十一全加器(31)的进位输入端、第三十二全加器(32)的进位输入端、第三十三全加器(33)的进位输入端、第三十四全加器(34)的进位输入端及第三十五全加器(35)的进位输入端分别与第二十六全加器(26)的进位输出端、第二十七全加器(27)的进位输出端、第二十八全加器(28)的进位输出端、第二十九全加器(29)的进位输出端及第三十全加器(30)的进位输出端相连接；

第十四条逻辑电路包括第四十七与门电路(a47)、第四十八与门电路(a48)、第四十九与门电路(a49)、第五十与门电路(a50)、第三十六全加器(36)、第三十七全加器(37)、第三十八全加器(38)及第十二半加器(D12)，第四十七与门电路(a47)的两个输入端分别与第四位信号输入端及第十二位信号输入端相连接，第四十八与门电路(a48)的两个输入端分别与第五位信号输入端及第十一位信号输入端相连接，第四十九与门电路(a49)的两个输入端分别与第六位信号输入端及第十位信号输入端相连接，第五十与门电路(a50)的两个输入端分别与第七位信号输入端及第九位信号输入端相连接，第三十六全加器(36)的两个输入端分别与第四十七与门电路(a47)的输出端及第四十八与门电路(a48)的输出端相连接，第三十七全加器(37)的两个输入端分别与第三十六全加器(36)的输出端及第四十九与门电路(a49)的输出端相连接，第三十八全加器(38)的两个输入端分别与第三十七全加器(37)的输出端及第五十与门电路(a50)的输出端相连接，第十二半加器(D12)的两个输入端分别与第三十五全加器(35)的进位输出端及第三十八全加器(38)的输出端相连接，第十二半加器(D12)的输出端与第十六信号输出端相连接，第三十六全加器(36)的进位输入端、第三十七全加器(37)的进位输入端及第三十八全加器(38)的进位输入端分别与第三十一全加器(31)的进位输出端、第三十二全加器(32)的进位输出端及第三十三全加器(33)的进位输出端相连接；

第十五条逻辑电路包括第五十一与门电路(a51)、第五十二与门电路(a52)、第五十三与门电路(a53)、第五十四与门电路(a54)、第三十九全加器(39)、第四十全加器(40)、第四十一全加器(41)及第四十二全加器(42)，第五十一与门电路(a51)的两个输入端分别与第五位信号输入端及第十二位信号输入端相连接，第五十二与门电路(a52)的两个输入端分别与第六位信号输入端及第十一位信号输入端相连接，第五十三与门电路(a53)的两个输入端分别与第七位信号输入端及第十位信号输入端相连接，第五十四与门电路(a54)的两个输入端分别与第八位信号输入端及第九位信号输入端相连接，第三十九全加器(39的两个输入端分别与第五十一与门电路(a51)的输出端及第九位信号输入端相连接，第四十全加器(40)的两个输入端分别与第三十九全加器(39)的输出端及第五十二与门电路(a52)的输出端相连接，第四十一全加器(41)的两个输入端分别与第四十全加器(40)的输出端及第五十三与门电路(a53)的输出端相连接，第四十二全加器(42)的两个输入端分别与第四十一全加器(41)的输出端及五十四与门电路的输出端相连接，第四十二全加器(42)的输出端与第十七位信号输出端相连接，第三十九全加器(39)的进位输入端、第四十全加器(40)的进位输入端、第四十一全加器(41)的进位输入端及第四十二全加器(42)的进位输入端分别与第三十六全加器(36)的进位输出端、第三十七全加器(37)的进位输出端、第三十八全加器(38)的进位输出端及第十二半加器(D12)的进位输出端相连接；

第十六条逻辑电路包括第五十五与门电路(a55)、第五十六与门电路(a56)、第五十七与门电路(a57)、第四十三全加器(43)、第四十四全加器(44)、第十三半加器(D13) 及第十四半加器(D14)，第五十五与门电路(a55)的两个输入端分别与第六位信号输入端及第十二位信号输入端相连接，第五十六与门电路(a56)的两个输入端分别与第七位信号输入端及第十一位信号输入端相连接，第五十七与门电路(a57) 的两个输入端分别与第八位信号输入端及第十位信号输入端相连接，第四十三全加器(43)的两个输入端分别与第五十五与门电路(a55)的输出端及第五十六与门电路(a56)的输出端相连接，第四十四全加器(44)的两个输入端分别与第四十三全加器(43)的输出端及第五十七与门电路(a57)的输出端相连接，第十三半加器(D13)的两个输入端分别与第四十一全加器(41)的进位输出端及第四十四全加器(44)的输出端相连接，第十四半加器(D14)的两个输入端分别与第四十二全加器(42)的进位输出端及第十三半加器(D13)的输出端相连接，第十四半加器(D14)的输出端与第十八位信号输出端相连接，第四十三全加器(43)的进位输入端及第四十四全加器(44)的进位输入端分别与第三十九全加器(39)的进位输出端及第四十全加器(40)的进位输出端相连接；

第十七条逻辑电路包括第五十八与门电路(a58)、第五十九与门电路(a59)、第六十与门电路(a60)、第四十五全加器(45)、第四十六全加器(46)、第四十七全加器(47)及第十五半加器(D15)，第五十八与门电路(a58)的两个输入端分别与第七位信号输入端及第十二位信号输入端相连接，第五十九与门电路(a59)的两个输入端分别与第八位信号输入端及第十一位信号输入端相连接，第六十与门电路(a60)的两个输入端分别与第九位信号输入端及第十位信号输入端相连接，第四十五全加器(45)的两个输入端分别与第五十八与门电路(a58)的输出端及第十位信号输入端相连接，第四十六全加器(46)的两个输入端分别与第四十五全加器(45)的输出端及第五十九与门电路(a59)的输出端相连接，第四十七全加器(47)的两个输入端分别与第四十六全加器(46)的输出端及第六十与门电路(a60)的输出端相连接，第十五半加器(D15)的两个输入端分别与第十四半加器(D14)的进位输出端及第四十七全加器(47)的输出端相连接，第十五半加器(D15)的输出端与第十九位信号输出端相连接，第四十五全加器(45)的进位输入端、第四十六全加器(46)的进位输入端及第四十七全加器(47)的进位输入端分别与第四十三全加器(43)的进位输出端、第四十四全加器(44)的进位输出端及第十三半加器(D13)的进位输出端相连接；

第十八条逻辑电路包括第六十一与门电路(a61)、第六十二与门电路、第四十八全加器(48)、第四十九全加器(49)及第十六半加器(D16)，第六十一与门电路(a61)的两个输入端分别与第八位信号输入端及第十二位信号输入端相连接，第六十二与门电路的两个输入端分别与第九位信号输入端及第十一位信号输入端相连接，第四十八全加器(48)的两个输入端分别与第六十一与门电路(a61)的输出端及第六十二与门电路的输出端相连接，第四十九全加器(49)的两个输入端分别与第四十六全加器(46)的进位输出端及第四十八全加器(48)的输出端相连接，第十六半加器(D16)的两个输入端分别与第十五半加器(D15)的进位输出端及第四十九全加器(49)的输出端相连接，第十六半加器(D16)的输出端与第二十位信号输出端相连接，第四十八全加器(48)的进位输入端及第四十九全加器(49)的进位输入端分别与第四十五全加器(45)的进位输出端及第四十七全加器(47)的进位输出端相连接；

第十九条逻辑电路包括第六十三与门电路(a63)、第五十全加器(50)、第六十四与门电路(a64)、第五十一全加器(51)及第十七半加器(D17)，第六十三与门电路(a63)的两个输入端分别与第九位信号输入端及第十二位信号输入端相连接，第六十四与门电路(a64)的两个输入端分别与第十位信号输入端及第十一位信号输入端相连接，第五十全加器(50)的两个输入端分别与第六十三与门电路(a63)的输出端及第十一位信号输入端相连接，第五十一全加器(51)的两个输入端分别与第五十全加器(50)的输出端及第六十四与门电路(a64)的输出端相连接，第十七半加器(D17)的两个输入端分别与第五十一全加器(51)的输出端及第十六半加器(D16)的进位输出端相连接，第十七半加器(D17)的输出端与第二十一位信号输入端相连接，第五十全加器(50)的进位输入端及第五十一全加器(51)的进位输入端分别与第四十八全加器(48)的进位输出端及第四十九全加器(49)的进位输出端相连接；

第二十条逻辑电路包括第六十五与门电路(a65)、第五十二全加器(52)及第十八半加器(D18)，第六十五与门电路(a65)的两个输入端分别与第十位信号输入端及第十二位信号输入端相连接，第五十二全加器(52)的两个输入端分别与第五十全加器(50)的进位输出端及第六十五与门电路(a65)的输出端相连接，第十八半加器(D18)的两个输入端分别与第十七半加器(D17)的进位输出端及第五十二全加器(52)的输出端相连接，第十八半加器(D18)的输出端与第二十二位信号输出端相连接，第五十二全加器(52)的进位输入端与第五十一全加器(51的进位输出端相连接；

第二十一条逻辑电路包括第六十六与门电路(a66)、第五十三全加器(53)及第十九半加器(D19)，第六十六与门电路(a66)的两个输入端分别与第十一位信号输入端及第十二位信号输入端相连接，第五十三全加器(53)的两个输入端分别与第十二位信号输入端及第六十六与门电路(a66)的输出端相连接，第十九半加器(D19)的两个输入端分别与第十八半加器(D18)的进位输出端及第五十三全加器(53)的输出端相连接，第十九半加器(D19)的输出端与第二十三位信号输出端相连接，第五十三全加器(53)的进位输入端与第五十二全加器(52)的进位输出端相连接；

第二十二条逻辑电路包括或门电路，或门电路的两个输入端分别与第十九半加器(D19)的进位输出端及第五十三全加器(53)的进位输出端相连接，或门电路的输出端与第二十四位信号输出端相连接。