[发明专利]具有硅化物的半导体器件及其制造方法

说明书

本发明涉及具有双硅化物的半导体器件及其制造方法。具有双硅化物的半导体器件包括位于衬底上的具有N型杂质的第一鳍和具有P型杂质的第二鳍。第一栅电极和第一源极/漏极区位于第一鳍上。第二栅电极和第二源极/漏极区位于第二鳍上。刻蚀停止层位于第一源极/漏极区和第二源极/漏极区上。绝缘层位于刻蚀停止层上。连接至第一源极/漏极区的第一插件以及连接至第二源极/漏极区的第二插件被形成为穿过绝缘层和刻蚀停止层。第一金属硅化物层位于第一源极/漏极区中。第二金属硅化物层位于第二源极/漏极区中，第二金属硅化物层具有与第一金属硅化物层的材料不同的材料，并且具有比第一金属硅化物层的厚度更小的厚度。

技术领域

本发明构思的示例实施例涉及具有双硅化物的半导体器件和/或其制造方法。

背景技术

为了减少金属图案与半导体层之间的接触电阻，正在开发形成金属硅化物的技术。可在半导体衬底上形成具有P型杂质的第一半导体层以及具有N型杂质的第二半导体层。利用与在第二半导体层与金属图案之间以及在第一半导体层与金属图案之间形成的金属相同的金属来形成硅化物层会不利于减少接触电阻。

发明内容

本发明构思的示例涉及具有双硅化物的半导体器件和/或其制造方法。

本发明构思的一些示例实施例提供了具有出色的电气特性的半导体器件。

本发明构思的一些示例实施例提供了形成具有出色电气特性的半导体器件的方法。

本发明构思的技术目标并不限于上述公开；基于以下描述，其他目标对于本领域普通技术人员而言是显而易见的。

根据本发明构思的一些示例实施例，提供了一种半导体器件。所述半导体器件包括位于衬底上的第一鳍和第二鳍，所述第一鳍具有N型杂质，所述第二鳍具有P型杂质。形成了第一栅电极和第二栅电极，所述第一栅电极与第一鳍交叉且覆盖第一鳍的至少一个侧表面，所述第二栅电极与第二鳍交叉并且覆盖第二鳍的至少一个侧表面。第一源极/漏极区位于第一鳍上并且邻近于第一栅电极的侧表面，第二源极/漏极区位于第二鳍上并且邻近于第二栅电极的侧表面。刻蚀停止层形成为包括位于第一源极/漏极区上的第一刻蚀停止层部分以及位于第二源极/漏极区上的第二刻蚀停止层部分。绝缘层位于所述刻蚀停止层上。第一插件形成为穿过绝缘层和刻蚀停止层而连接至第一源极/漏极区。第一金属硅化物层位于第一源极/漏极区中并且与第一插件对齐。第二插件形成为穿过所述绝缘层和所述刻蚀停止层而连接至第二源极/漏极区。第二金属硅化物层位于第二源极/漏极区中并且与第二插件对齐。所述第二金属硅化物层具有与所述第一金属硅化物层的材料不同的材料，并且具有比所述第一金属硅化物层的厚度更小的厚度。第一源极/漏极区的上端处于比第一鳍的上端更高的水平面。第二源极/漏极区的上端处于比第二鳍的上端更高的水平面。

所述第一金属硅化物层可包括从NiSi、NiPtSi、CoSi、CoPtSi、TaSi、TaPtSi及其组合中选择的至少一种。所述第二金属硅化物层可包括TiSi。

第一栅电介质层可位于所述第一鳍与所述第一栅电极之间。第二栅电介质层可位于所述第二鳍与所述第二栅电极之间。所述第一栅电介质层的上端可以处于比所述第一栅电极的中心更高的水平面。所述第二栅电介质层的上端可以处于比所述第二栅电极的中心更高的水平面。

所述第一栅电介质层可包括与第一鳍直接接触的下部电介质层。所述第一栅电介质层可包括与所述第一栅电极的底部和侧表面直接接触的上部电介质层。所述上部电介质层可形成在所述下部电介质层与所述第一栅电极之间。

所述半导体器件还可包括围绕所述第一插件和所述第二插件两者的侧表面及底部的第一金属层。第二金属层可以位于所述第一金属层与所述第一金属硅化物层之间以及所述第一金属层与所述绝缘层之间。所述第一金属层可以与所述第二金属硅化物层直接接触。

所述第一金属层可以是TiN层，并且所述第二金属层可以是Ti层。