[发明专利]一种晶片排列电阻真空镀膜方法

说明书

本发明公开了一种晶片排列电阻真空镀膜方法，所述方法包括以下步骤：基板准备:取一块基板，该基板上均匀矩阵式分布若干孔洞，其中每三个孔洞竖向排列作为一组；步骤C2、步骤C1、步骤RS、步骤G1、步骤LT、步骤G2、堆叠、折粒、电镀、测试包装。通过上述方式，本发明通过对工艺改进，能有效解决排列电阻凹槽易被溅镀到的问题，从而使晶片排列电阻的端面涂银使用真空镀膜技术代替滚沾涂银方式，提升产品品质状况，提高生产效率。

技术领域

本发明涉及电子元件生产领域，具体涉及一种晶片排列电阻真空镀膜方法。

背景技术

在晶片电阻生产领域，晶片排列电阻和网络电阻因基板存在凹槽，端面涂银一般采用端面滚沾涂银方式，即使用海绵滚轮均匀蘸取银油墨，然后转动海绵滚轮将银油墨涂在电阻器的端面。但这种涂银方式在生产中需要依靠人工不停的检验涂银效果，生产效率较低，劳动强度较大，原材料成本较高，较难管控涂银效果，且良品率较低；并且在涂银过程中，晶片排列电阻的凹槽内易被涂到。因而，改善晶片排列电阻和网络电阻端面涂银技术是晶片电阻生产领域最重要的研究课题之一。真空镀膜技术主要利用辉光放电(glowdischarge)将氩气(Ar)离子撞击靶材表面，靶材的原子被弹出而堆积在基板表面形成薄膜。经真空溅镀的产品镀膜厚度均匀，良品率高，产品品质良好，且生产效率高，生产成本低，将会越来越广泛的应用于晶片电阻生产领域。但在晶片排列电阻和网络电阻的生产方面，目前并未见有采用真空镀膜技术进行镀银的，究其原因是由于晶片排列电阻和网络电阻的基板存在凹槽，若采用真空镀膜技术的话，容易将凹槽内溅镀到。

发明内容

针对现有技术中的不足，本发明的目的在于提供一种晶片排列电阻真空镀膜方法，该方法能有效解决排列电阻凹槽易被溅镀到的问题，从而使晶片排列电阻的端面涂银使用真空镀膜技术代替滚沾涂银方式，提升产品品质状况，提高生产效率。

为实现上述目的，本发明公开的技术方案如下：一种晶片排列电阻真空镀膜方法，其包括以下步骤：

基板准备:取一块基板，该基板上均匀矩阵式分布若干孔洞，其中每三个孔洞竖向排列作为一组；

步骤C2:在基板的背面印刷导体；

步骤C1:在基板的正面印刷导体；

步骤RS:在基板的正面印刷电阻，电阻的位置是在基板正面相邻的两印刷导体之间；

步骤G1:在步骤RS结束后，在基板上印刷电阻层保护层，所述电阻层保护层覆盖在步骤RS所印刷的电阻上；

步骤LT:镭射切割电阻，调整电阻值；

步骤G2:印刷镭射保护层，所述镭射保护层覆盖整个电阻并覆盖镭射切割口；

端银：将基板分割成若干纵条，每根纵条上包括多个电阻单元；将多个纵条在堆叠治具中排列完成，此时相邻纵条上的电阻单元上的相同位置的凹槽并列排放，形成若干凹槽条；在堆叠治具的背面设有磁铁，然后用钢制成的条柱状遮盖条遮盖若干凹槽条，在磁铁的吸力左右下，条柱状遮盖条牢牢吸入若干凹槽条内，从而完全遮盖住每根纵条上的每个电阻单元上的凹槽；然后经过真空镀膜机对每个纵条的长条侧面镀银，即将每个纵条上的每个电阻单元的侧面镀银；

折粒:将每根纵条折断，得到若干颗粒状电阻单元；

电镀：将若干颗粒状电阻单元表面先镀镍，然后再镀锌，得到成品晶片排列电阻；

测试包装：将成品晶片排列电阻逐一进行阻值测定，测试合格后进行包装。

本发明中，所述步骤RS中印刷电阻的电阻所需要阻值是通过电阻油墨的调配所得，电阻印刷完成后阻值范围是所需阻值的-40％-0％內。

优选的，所述基板是陶瓷基板。本发明中所述基板的尺寸是长：3.2±0.20,宽:1.6±0.15,高0.50±0.10。