[发明专利]半导体器件扇出封装结构的制作方法

说明书

技术领域

本发明涉及半导体器件封装领域，具体涉及一种半导体器件扇出 封装结构的制作方法。

背景技术

近年来，半导体器件在成本降低和前道晶圆制造工艺的提升的共 同促进下，实现了同样功能的半导体器件的单体芯片尺寸越来越小的 目标，这样会导致半导体器件上用于外接的电极之间的节距越来越小， 原来的用于倒装焊的半导体器件柱状结构容易引起电极之间的桥接从 而导致半导体器件失效。同时，现在的半导体器件对避免α射线的辐 射影响、凸点与倒装载体之间以及凸点和芯片的结合力强度等方面也 有了越来越高大要求。

图1是现有半导体器件柱状凸点结构，在芯片101上有电极102， 在芯片101和电极102上选择性的覆盖有氧化硅或氮化硅等材料形成 的钝化层103，在钝化层103上再有选择的形成一层聚酰亚胺(PI) 或聚苯并恶唑(PBO)等保护层209。然后通过半导体常用的图形转 移法，利用溅射加电镀的工艺在半导体电极表面形成凸点下金属层 UBM和电镀金属焊料212，典型的UBM由溅射的钛层和铜层组成的 金属层210以及电镀镍层211组成，金属焊料212回流后形成球状凸 点，最后倒装在基板上形成图1所示的现有倒装芯片封装结构。

这种倒装芯片封装结构虽然在结构上满足了倒装芯片封装结构的 要求，但是容易引起电极之间的桥接、凸点与倒装载体之间以及凸点 和芯片结合处容易产生裂纹，从而导致半导体器件失效。同时，也没 有在最大程度上避免电镀金属焊料212中α射线对芯片101内电路的 影响导致的半导体器件失效。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种不容易导致半 导体器件失效的半导体器件扇出封装结构的制作方法。

本发明提供了一种半导体器件扇出封装结构的制作方法，包括：

制作半导体器件柱状凸点单体及再布线基板，将所述半导体器件 柱状凸点单体倒装于所述再布线基板上，以及回流实施树脂填充；其 中，制作所述再布线基板包括：

在载板表面形成聚合层，在所述聚合层上形成多个第一开口；

在所述聚合层的正面涂上感光膜，对所述感光膜进行曝光显影形 成图案；

采用电镀方法在所述聚合层的表面以及所述第一开口内形成再布 线金属板，所述再布线金属板的厚度根据所述半导体器件柱状凸点单 体中的芯片所需的电流而匹配；

在所述再布线金属板上形成焊料凸点。

与现有技术相比，本发明的有益效果是：

本发明提供的半导体扇出封装结构的制作方法，通过在载板上形 成带有图案的聚合层，并在其表面涂上进行光刻显影，然后进行再布 线形成本发明中的再布线基板。其中，以载板替代物理气相沉积方法 形成种子层，在再布线基板形成后不需要通过腐蚀的方法去除多余的 种子层；通过电镀形成的扇出再布线金属板可以根据半导体器件对电 流大小的设计需求匹配对应的厚度，且两两再布线金属板之间的间隔 进一步缩小，有利于提高封精度。本发明制备的半导体器件扇出封装 结构，通过第一金属柱和第二金属柱能够缓解凸点结构和半导体芯片 结合点处的应力，解决由于热膨胀不均匀容易引起电极断裂，导致半 导体器件失效的问题。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描 述，本申请的其它特征、目的和优点将会变得更明显：

图1为现有技术中提供的倒装芯片封装结构示意图。

图2为本发明实施例提供的形成再布线基板的流程示意图；

图3为本发明实施例提供的形成半导体器件柱状凸点单体的流程 示意图；

图4为本发明实施例提供的形成半导体扇出封装结构的流程示意 图；

图5-图8为本发明实施例提供的形成再布线基板的过程示意图；

图9-图15为本发明实施例提供的形成半导体器件柱状凸点单体 的过程示意图；

图16为本发明实施例提供的半导体器件柱状凸点单体倒装于再 布线基板上的截面图；

图17为本发明实施例提供的树脂填充后的截面图；

图18为本发明实施例提供的半导体器件扇出封装结构的单体的 结构示意图；

图19为本发明另一实施例提供半导体器件扇出封装结构的单体 的结构示意图。

具体实施方式