[发明专利]一种半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件及其制造方法。

背景技术

通常MOS晶体管由半导体衬底、源极区和漏极区、栅氧化层以及栅电极等几个主要部分组成，源极区和漏极区对称分布于栅电极两侧的半导体衬底中，其基本结构一般是一个四端器件，它的中间部分是由金属-绝缘体-半导体组成的MOS电容结构，MOS电容的两侧分别是源极区和漏极区，在正常的工作状态下，载流子从源极区流入，从漏极区流出，绝缘层上为栅极，在栅极上施加电压，可以改变绝缘层中的电场强度，控制半导体表面电场，从而改变半导体表面沟道的导电能力。

最近，通过制备不对称晶体管使集成电路晶体管技术取得了很大的进步，例如，不对称晶体管可以减少源极区的串联电阻和栅漏电容，使得晶体管具有优异的性能，而源极区和漏极区高度不同的不对称晶体管，其在晶体管性能提升的表现上尤其突出。

因此，有必要提出一种新的半导体器件的制造方法，以提高晶体管的性能。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明实施例一提供一种半导体器件 的制造方法，其特征在于，包括：

步骤S1：提供半导体衬底，在所述半导体衬底上形成伪栅极结构；

步骤S2：对所述伪栅极结构的一侧壁和与所述侧壁位于同侧的半导体衬底的表面进行倾斜离子注入，以形成离子注入层；

步骤S3：去除所述离子注入层，以使所述伪栅极结构两侧的半导体衬底的表面具有不同的高度；

步骤S4：在所述伪栅极结构两侧的半导体衬底中分别形成源极和漏极，其中，所述源极和所述漏极具有不同的高度。

进一步，在所述步骤S2之前，还包括：在所述伪栅极结构的表面上形成图案化的掩膜层的步骤。

进一步，所述步骤S3包括：

步骤S31：在所述半导体衬底上依次形成伪栅极介电层和多晶硅伪栅极材料层；

步骤S32：在所述多晶硅伪栅极材料层上形成所述图案化的掩膜层；

步骤S33：以所述图案化的掩膜层为掩膜依次刻蚀所述多晶硅伪栅极材料层和伪栅极介电层，以形成所述伪栅极结构。

进一步，在所述步骤S2和所述步骤S3之间还包括进行热退火处理的步骤。

进一步，所述步骤S4包括以下步骤：

步骤S41：进行LDD注入，以在所述伪栅极结构两侧的半导体衬底中形成轻掺杂源极和漏极；

步骤S42：进行源/漏极注入，以在所述伪栅极结构两侧的半导体衬底中形成源极和漏极。

进一步，在所述步骤S4之后，还包括在所述源极和漏极对应的区域形成应力层的步骤。

进一步，所述应力层的材料为SiGe或者SiC。

进一步，在所述步骤S3和步骤S4之间，还包括在所述伪栅极结构的两侧壁上形成侧墙的步骤。

进一步，所述离子包括锗，所述离子注入层为锗化硅层。

本发明实施例二提供一种采用前述的方法制造的半导体器件。

根据本发明的制造方法，在伪栅极结构两侧的半导体衬底中形成具有不同高度的源极和漏极，可降低源极区的串联电阻以及栅极-漏极之间的电容，因此可提高器件的性能和可靠性。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1F示出了根据本发明的一具体实施例中的半导体器件的制造方法的相关步骤实施时所获得器件的剖面示意图；

图2示出了根据本发明的一具体实施例中的半导体器件的制造方法的工艺流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。