[发明专利]多层堆叠扇出型封装结构及其制备方法

说明书

技术领域

本发明涉及一种多层堆叠扇出型封装结构及其制备方法，属于半导体封装技术领域。

背景技术

随着电子产品多功能化和小型化的潮流，高密度微电子组装技术在新一代电子产品上逐渐成为主流。为了配合新一代电子产品的发展，尤其是智能手机、掌上电脑、超级本等产品的发展，芯片的尺寸向密度更高、速度更快、尺寸更小、成本更低等方向发展。扇出型方片级封装技术（FanoutPanelLevelPackage，FOPLP）的出现，作为扇出型晶圆级封装技术（FanoutWaferLevelPackage，FOWLP）的升级技术，拥有更广阔的发展前景。

智能手机、智能穿戴、物联网、人体芯片等科技的飞速发展，引领芯片封装技术朝小型化、高密度化、三维化等趋势发展。高度度三维封装芯片技术成为芯片封装的热门技术。

如图1所示，台积电的专利申请US2015206866A1公开的结构100a为包含逻辑芯片112a，导电柱子108a，填充材料114a的扇出型封装芯片。结构300a为含有记忆芯片的封装芯片。结构100a和结构300a通过PoP（PackageonPackage）的方式封装在一起。结构100a先在Carrier（承载片）上形成导电柱子108a，然后贴装芯片112a，在导电柱子108a和芯片112a之间填充树脂114a。导电柱子108a、芯片112a、树脂114a三者大致在一个平面上。然后再做导电线路等结构。最后，通过贴装的方式将结构300a贴装到结构100a上。

如图2所示，华天的专利申请CN104538375A公开的结构50b为扇出型封装芯片结构，60b为WireBonding（引线键合）芯片结构。50b部分的制作方法为使用刻蚀、电镀的方法制作导电体2b，然后放置芯片3b，芯片3b的正面与导电体的上表面平齐，在芯片3b上表面制作RDL等结构。芯片下表面使用磨平等方法露出。在芯片下表面制作UBM（UnderBumpMetal）结构，并在下表面贴装芯片60b。

现有技术中的多层截堆叠扇出型出型封装结构大多存在以下缺陷：导电柱或导电体的制作方式较为复杂，需要保证导电柱、芯片和树脂等在一个平面上，实现起来较为麻烦，工艺精细化要求较高。

发明内容

本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

鉴于上述和/或现有半导体封装中存在的问题的多层堆叠扇出型封装结构较为复杂，制备工艺精细化要求较高等缺陷，提出了本发明。

本发明的目的是克服现有技术中存在的不足，提供一种多层堆叠扇出型封装结构及其制备方法，减少了工艺步骤，制作工艺简单，降低成本。

按照本发明提供的技术方案，所述多层堆叠扇出型封装结构的制备方法，包括以下步骤：

（1）承载片作为基底材料，承载片表面覆盖临时键合薄膜；

（2）在临时键合薄膜表面形成第一种子层，采用图形电镀或化学镀工艺在第一种子层表面形成所需数量的金属柱；

（3）晶圆正面制作金属凸点，背面贴有贴片胶，通过划片形成单个芯片；

（4）将芯片的贴片胶一面贴在第一种子层上，芯片采用第一绝缘树脂覆盖，第一绝缘树脂将第一种子层、金属柱和芯片包裹住；

（5）将第一绝缘树脂减薄磨平，露出金属柱和金属凸点，金属柱、金属凸点和第一绝缘树脂位于同一表面；

（6）在第一绝缘树脂表面形成第二绝缘树脂，第二绝缘树脂通过光刻工艺形成树脂开口，树脂开口将金属柱和金属凸点露出；在第二绝缘树脂表面形成第二种子层，第二种子层覆盖第二绝缘树脂、金属柱和金属凸点的表面；然后在第二种子层表面涂光刻胶，通过光刻工艺在光刻胶上制作开口露出部分第二种子层，形成导电线路的开口图形，在开口图形处制作导电线路；

（7）去除光刻胶和露出的第二种子层，在导电线路和第二绝缘树脂表面涂覆第三绝缘树脂，通过光刻工艺在第三绝缘树脂上制作开口，露出部分导电线路，形成用于制作焊球的开口图形；

（8）去掉承载片、临时键合薄膜和第一种子层，露出金属柱；

（9）在第三绝缘树脂的焊球开口图形处制作焊球；然后在芯片背面和第一绝缘树脂背面覆盖第四绝缘树脂，在第四绝缘树脂上经光刻工艺形成开口，露出导电柱；

（10）将封装体与步骤（9）得到的封装结构进行堆叠，形成三维封装结构。