[发明专利]一种基于载体的扇出2.5D/3D封装结构的制造方法

说明书

技术领域

本发明属于电子封装领域，尤其涉及一种基于载体的扇出2.5D/3D封装结构的制造方法。

背景技术

随着消费类电子产品的需求驱动，如智能手机、平板电脑等，电子产品的封装面向薄、小及低成本的方向发展。目前有关2.5D和3D的先进封装方法已得到业界的关注，并取得一定的发展成果。但基于硅通孔的先进封装设计面临着许多技术难题和成本居高不下的困境。

扇出封装是近年来推出的一种新的先进封装方法，其最初结合了晶圆级封装制造技术与单颗裸片的传统封装优势进行批量制造，从而大幅度降低了电子产品的封装成本。典型的扇出封装工艺流程，首先将裸片正面贴装在晶圆载体上，塑封后将载体晶圆拆键合，其后制作RDL（再布线层）并植球，最后切片做可靠性测试及产品包封。

扇出封装所使用的载体分为晶圆级扇出封装载体和板级扇出封装载体，扇出封装所采用的载体由最初的200mm晶圆发展到300mm晶圆，目前有关更大尺寸的板级扇出封装制造技术也得到迅猛发展。比较了晶圆级扇出封装与板级扇出封装的成本。扇出所用的载体尺寸越大，投入的成本就越低。Yole预测板级的扇出封装成本约为200mm晶圆级扇出封装成本的三分之一。

目前，无论是晶圆级扇出封装还是板级扇出封装均面临两大技术挑战，一是翘曲问题，二是芯片偏移。翘曲问题主要是由于在封装工艺中采用了不同热膨胀系数的封装材料，如塑封料、芯片和载板等。若所采用的材料间热膨胀系数不匹配，会引起几毫米、甚至几十毫米的大翘曲。芯片偏移主要是由于塑封料在固化工艺中发生涨缩引起。因此塑封料对整个封装结构的可靠性影响不容小觑。

发明内容

为了解决以上技术问题，本发明提供了一种基于载体的扇出2.5D/3D封装结构的制造方法，制造出的三维结构结合了扇出技术及转接板技术实现系统级封装，降低生产成本；有利于减小翘曲，减小芯片偏移量，提高工艺的可行性及封装体的可靠性。

解决以上技术问题的本发明中的一种基于载体的扇出2.5D/3D封装结构的制造方法，其特征在于：包括以下步骤：

（1）准备材料，制备带再布线层Ⅰ的TSV转接板，TSV转接板背面减薄、露镀铜并切单；TSV转接板背面减薄至200μm以下。

（2）在载板上涂覆临时键合胶或热剥离薄膜；

（3）将TSV转接板正面朝上、阵列粘贴至载板上，布满载板；

（4）将倒装芯片倒装焊到每个转接板上，并填充底部填充胶。

（5）通过转注成型或压缩成型工艺或其他灌封工艺将塑封胶封到每个转接板之间、芯片之间以及芯片的上表面，并进行固化处理；

（6）对载板进行拆键合，去掉载板及临时键合胶或热剥离薄膜；

（7）在转接板背面制作一层钝化层Ⅰ，开窗漏出转接板通孔背面的铜；

（8）溅射一层种子层Ⅰ，然后在种子层Ⅰ上面涂覆光刻胶，显露出用于制作电镀线路的图形。

（9）采用电镀方法，在光刻胶显露的图形中制作一层再布线层Ⅱ，电镀Cu同时填充了导通孔；去除光刻胶及其底部的种子层。

（10）在再布线层Ⅱ上面涂覆钝化层Ⅱ，开窗；

（11）溅射一层种子层Ⅱ，在其上面涂覆光刻胶，显露出图形可制作UBM底部金属层；

（12）采用电镀方法制作UBM底部金属层Cu基，去除光刻胶及其底部的种子层；

（13）在铜基上植BGA焊球；

（14）切片并进行测试，即可。

所述步骤（1）中TSV转接板为正面带有再布线层的TSV转接板。

所述步骤（1）中再布线层为多层，即层数≥2，具体层数可由工艺水平决定。

所述每层再布线层的厚度约为3-5μm，材料为铜。再布线层的厚度及层数都会对翘曲造成影响。再布线层上面涂覆的钝化层厚度也会影响到翘曲，钝化膜越薄，翘曲越小，所以为了工艺过程中应在确保再布线层被完全隔离的前提下尽量减小钝化层的厚度。

所述载板形状为方形或圆形。

所述圆形载板材料为硅、玻璃或可伐合金材料，方形载板为玻璃或双面覆铜板。

所述步骤（4）中的倒装芯片为单颗裸芯片，或多颗裸芯片，或单组多层堆叠芯片组件，或若干组多层堆叠芯片组件，或裸芯片和多层堆叠芯片的组合。

所述单颗裸芯片倒装焊在每个TSV转接板上，多颗裸芯片分别倒装焊在每个TSV转接板上；若为单组多层堆叠芯片组件组装在每个TSV转接板上；若为若干组多层堆叠芯片组件分别组装在每个TSV转接板上；若为裸芯片和多层堆叠芯片分别组装在每个TSV转接板上。