[发明专利]移位寄存单元及其驱动方法和移位寄存器

说明书

本申请公开了一种移位寄存单元及其驱动方法和移位寄存器，所述的移位寄存单元包括节点电位控制器和输出单元；节点电位控制器用于在第一时钟信号端输入的第一时钟信号和移位信号端输入的移位电压信号的控制下，基于第一电压输入端的第一电压信号和第二电压输入端输入的第二电压信号生成节点电压信号；输出单元用于在节点电压信号和第二时钟信号端输入的第二时钟信号的控制下，基于第一电压输入端的第一电压信号和第二电压输入端输入的第二电压信号生成移位寄存单元的第一输出信号。按照本申请的方案，驱动能力强、节点电压稳定。

技术领域

本公开一般涉及显示技术，尤其涉及移位寄存单元及其驱动方法和移位寄存器。

背景技术

在显示装置中，移位寄存器通常包括多个级联的移位寄存单元，每个移位寄存单元向显示装置的显示面板中的像素行(或列)发送驱动信号，以使与该行(或列)的各像素连接的晶体管导通或截止。

参见图1所示，为现有的移位寄存器中的移位寄存单元的电路结构示意图100。

图1中的移位寄存单元包括节点电位控制器110和输出单元120。输出单元120受时钟信号CK1的驱动。也即是说，输出单元120在节点电位(N1处的电位)的控制下，将时钟信号CK1提供至输出端OUT。

然而，由于时钟信号CK1的驱动能力有限，当输出负载较大(例如，需要驱动的像素行中包含的像素数量较多)时，采用时钟信号CK1驱动将产生较大的延迟，进而导致短路功耗的增加。

发明内容

鉴于现有技术中的上述缺陷或不足，期望提供一种移位寄存单元及其驱动方法和一种移位寄存器，以解决背景技术中所述的至少部分技术问题。

第一方面，本申请实施例提供了一种移位寄存单元，包括节点电位控制器和输出单元；节点电位控制器用于在第一时钟信号端输入的第一时钟信号和移位信号端输入的移位电压信号的控制下，基于第一电压输入端的第一电压信号和第二电压输入端输入的第二电压信号生成节点电压信号；输出单元用于在节点电压信号和第二时钟信号端输入的第二时钟信号的控制下，基于第一电压输入端的第一电压信号和第二电压输入端输入的第二电压信号生成移位寄存单元的第一输出信号；其中，输出单元包括第一反相器、第一晶体管、第二晶体管、第三晶体管和第四晶体管；第一反相器的输入端与节点电位控制器的输出端连接；第一晶体管的栅极与第一反相器的输出端连接，第一晶体管的第一极连接至第二电压输入端，第一晶体管的第二极与第二晶体管的第一极连接；第二晶体管的栅极和第三晶体管的栅极与第二时钟信号端连接，第二晶体管的第二极和第三晶体管的第二极连接至输出单元的第一输出端以输出第一输出信号；第三晶体管的第一极和第四晶体管的第一极连接至第一电压输入端，第四晶体管的第二极连接至第三晶体管的第二级；第四晶体管的栅极连接至第一反相器的输出端。

第二方面，本申请实施例还提供了一种移位寄存器，包括第0级～第N-1级的N个级联的如上所述的移位寄存单元，其中，N为整数，且N＞1；第i级移位寄存单元的移位信号端接收第i-1级移位寄存单元的节点电位控制器输出信号的反相信号，其中，i为整数，且1≤i≤N-1。

第三方面，本申请实施例还提供了一种移位寄存单元的驱动方法，包括：在第一期间，移位电压信号为第一电平，节点电位控制器输出的电压为第二电平，第二时钟信号为第二电平，使得第三晶体管导通，并将第一电压信号提供至输出单元的第一输出端；在第二期间，移位电压信号变为第二电平，节点电位控制器输出的电压保持为第二电平，第二时钟信号为第一电平，第二晶体管的栅极信号为第一电平，第二晶体管导通，并将第二电压信号提供至输出单元的第一输出端；在第三期间，移位电压信号保持为第二电平，节点电位控制器输出的电压为第一电平，第四晶体管的栅极信号为第二电平，第四晶体管导通，并将第一电压信号提供至输出单元的第一输出端。