[发明专利]移位寄存单元及其驱动方法和移位寄存器

权利要求书

1.一种移位寄存单元，包括：节点电位控制器和输出单元；

所述节点电位控制器用于在第一时钟信号端输入的第一时钟信号和移位信号端输入的移位电压信号的控制下，基于第一电压输入端的第一电压信号和第二电压输入端输入的第二电压信号生成节点电压信号；

所述输出单元用于在所述节点电压信号和第二时钟信号端输入的第二时钟信号的控制下，基于所述第一电压输入端的第一电压信号和所述第二电压输入端输入的第二电压信号生成所述移位寄存单元的第一输出信号；

其中，

所述输出单元包括第一反相器、第一晶体管、第二晶体管、第三晶体管和第四晶体管；

所述第一反相器的输入端与所述节点电位控制器的输出端连接；

所述第一晶体管的栅极与所述第一反相器的输出端连接，所述第一晶体管的第一极连接至第二电压输入端，所述第一晶体管的第二极与所述第二晶体管的第一极连接；

所述第二晶体管的栅极和所述第三晶体管的栅极与第二时钟信号端连接，所述第二晶体管的第二极和所述第三晶体管的第二极连接至所述输出单元的第一输出端以输出所述第一输出信号；

所述第三晶体管的第一极和所述第四晶体管的第一极连接至所述第一电压输入端，所述第四晶体管的第二极连接至所述第三晶体管的第二级；

所述第四晶体管的栅极连接至所述第一反相器的输出端。

2.根据权利要求1所述的移位寄存单元，所述节点电位控制器包括第一电容、第二反相器、第五晶体管、第六晶体管、第七晶体管和第八晶体管；

其中，

所述第五晶体管的栅极和所述第八晶体管的栅极连接至移位信号端，所述第五晶体管的第一极连接至所述第一电压输入端；

所述第二反相器的输入端与所述第一时钟信号端连接，所述第二反相器的输出端与所述第六晶体管的栅极连接；

所述第六晶体管的第一极与所述第五晶体管的第二极连接；

所述第七晶体管的栅极连接至所述第一时钟信号端，所述第七晶体管的第二极与所述第六晶体管的第二极连接至所述节点电位控制器的输出端，所述第七晶体管的第一极与所述第八晶体管的第二极连接；

所述第八晶体管的第一极连接至所述第二电压输入端；

所述第一电容连接在所述第一电压输入端和所述第六晶体管的第二极之间。

3.根据权利要求2所述的移位寄存单元，其中：

所述第一晶体管、第二晶体管、第七晶体管和第八晶体管为NMOS晶体管；

所述第三晶体管、第四晶体管、第五晶体管和第六晶体管为PMOS晶体管；

所述第一电压输入端输入的电压大于所述第二电压输入端输入的电压。

4.根据权利要求1所述的移位寄存单元，所述节点电位控制器包括第二电容、第三反相器、第九晶体管、第十晶体管、第十一晶体管和第十二晶体管；

其中，

所述第九晶体管的栅极和所述第十二晶体管的栅极连接至所述移位信号端，所述第九晶体管的第一极连接至所述第一电压输入端；

所述第十晶体管的栅极连接至所述第一时钟信号端，所述第十晶体管的第一极与所述第九晶体管的第二极连接；

所述第三反相器的输入端与所述第一时钟信号端连接，且所述第三反相器的输出端与所述第十一晶体管的栅极连接；

所述第十一晶体管的第二极与所述第十晶体管的第二极连接至所述节点电位控制器的输出端；

所述第十二晶体管的第二极与所述第十一晶体管的第一极连接，所述第十二晶体管的第一极连接至所述第二电压信号输入端；

所述第二电容连接在所述第一电压输入端和所述第十晶体管的第二极之间。

5.根据权利要求4所述的移位寄存单元，还包括第四反相器；

所述第四反相器的输入端与所述节点电位控制器的输出端连接，所述第四反相器的输出端与所述第一反相器的输入端连接。

6.根据权利要求5所述的移位寄存单元，所述第一反相器的输出端连接至所述输出单元的第二输出端。