[发明专利]一种半导体器件及其制造方法、电子装置

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种半导体器件及其制造方法、电子装置。

背景技术

随着半导体器件特征尺寸的不断缩减，在层间介电层中形成底部电性连接金属硅化物层的接触塞时，由于形成的接触孔的深宽比很大，导致接触孔的顶部开口的尺寸临近形成接触塞的工艺窗口边际，采用沉积工艺形成接触塞时不能完全填充整个接触孔，容易形成诸如空洞之类的缺陷，造成接触塞的开路。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底，在所述半导体衬底上依次形成蚀刻停止层、层间介电层和具有接触孔开口图案的掩膜层；蚀刻所述层间介电层，直至在所述接触孔开口图案的下部残留部分层间介电层；去除所述掩膜层；完全去除位于所述接触孔开口图案下部的所述残留的层间介电层，以形成贯通所述层间介电层的接触孔，同时圆化位于所述接触孔顶部附近的所述层间介电层。

在一个示例中，在完全去除位于所述接触孔开口图案下部的所述残留的层间介电层的步骤中，所述层间介电层的表面部分也被同时去除。

在一个示例中，所述层间介电层表面部分被去除的部分的厚度为100埃-200埃。

在一个示例中，所述掩膜层包括自下而上层叠的先进图案化层和抗反射涂层。

在一个示例中，形成所述具有接触孔开口图案的掩膜层的步骤包括：在所述掩膜层上通过旋涂、曝光、显影工艺形成具有所述接触孔开口图案的光刻胶层；以所述光刻胶层为掩膜，蚀刻所述掩膜层，在所述掩膜层中形成所述接触孔开口图案；通过灰化工艺去除所述光刻胶层。

在一个示例中，所述残留的层间介电层的厚度为100埃-200埃。

在一个示例中，通过剥离工艺去除所述掩膜层。

在一个示例中，去除所述残留的层间介电层之后，还包括去除露出的所述蚀刻停止层的步骤。

在一个实施例中，本发明还提供一种采用上述方法制造的半导体器件。

在一个实施例中，本发明还提供一种电子装置，所述电子装置包括所述半导体器件。

根据本发明，提供了一种具有新的蚀刻轮廓的接触孔，可以扩大形成接触塞的工艺窗口，提升产品的良率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1F为根据本发明示例性实施例一的方法依次实施的步骤所分别获得的器件的示意性剖面图；

图2为根据本发明示例性实施例一的方法依次实施的步骤的流程图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。

应当理解的是，本发明能够以不同形式实施，而不应当解释为局 限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。

应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。