[发明专利]一种用FPGA实现通用串行总线触发与解码的方法

说明书

技术领域

本发明涉及通讯技术领域，特别涉及一种用FPGA实现通用串行总线触发与解码的 方法。

背景技术

嵌入式系统在当下的人类社会非常流行和普遍，移动电话、自动柜员机、打印机、 微波炉、导弹惯性引导系统等等比比皆是。嵌入式系统的构成一般有微处理器、微控制器、 DSP、RAM、EPROM、FPGA、AD/DA及专用芯片等。以前，这些设备之间及系统与外界之间的通信 大多通过并行总线完成。运用并行总线实现通信时存在布线信号线较多、占用电路板空间 大、功率较高、通信距离近、抗噪性能差等缺点，串行总线的发展有效地解决了这些问题。

如图1所示，本实施例以常见的RS232信号为例说明通用的串行总线触发和解码的 过程，一次采样点数即存储深度选取1000个点。

选择RS232信号，波特率为9600，8bit数据，无奇偶校验位，极性正常，这里触发模 式为RS232开始位触发。软件实现通用串行总线触发与解码过程。

如图2所述，软件实现触发与解码时，每次先采样一定量(往往大于一屏，便于同步 显示)的数据(图中示意0～999个数据采样点)，放置于内存中，通过指针移位操作，按照串 行总线协议特点和参数设置实现触发和解码过程。当达到预触发深度并且满足触发要求 时，软件则同步调取采集波形并实时显示解析好的标签。

结合图1和图2可以看出，在软件实现串行总线解析的过程中，每次解析需要等待 采集一定量的数据(往往大于一屏)之后才能开始解析过程，耗时较多；并且，已经采集的数 据堆经过解析不满足触发要求，则需要舍弃，重新开始下一次采集解析过程，耗时较多，且 容易漏掉有效信号。

发明内容

本发明的目的是克服或减缓至少上述缺点中的部分，特此提供一种用FPGA实现通 用串行总线触发与解码的方法，其具有步骤：

(1)参数设置，通过软件在FPGA的触发模块设置触发条件；

(2)总线解码，由FPGA的解码模块对总线的输入信号进行解码，且产生由标签类 型、解码数据和数据地址组成的结构数组，多组所述的结构数组异步储存于FPGA的存储模 块；

(3)总线触发，触发模块在判断触发条件满足后，产生触发信号；

(4)总线解标签，在触发信号产生时，FPGA的解标签模块读取地址计数器的计数值 至软件；

(5)同步控制，软件根据地址计数器的计数值读取储存模块中的结构数组，且根据 调取的结构数组，实时地显示采集波形和数字信号。

优选地，

(1)参数设置，所述触发条件包括触发类型、触发数据和触发数据长度；

(3)总线触发，通过比较触发数据、触发数据长度与解码数据，产生触发信号。

优选地，

(3)总线触发，触发模块在满足触发条件后，产生触发信号。

优选地，于(5)中，软件采集示波器的时基周期与所述地址计数器的计数周期一 致。

优选地，以解码RS232信号为例，所述地址计数器的计数值变化周期ΔT为：

ΔT=1fbaud*16*(10*Ttb)X,]]>

式中，f_baud为输入信号的波特率，T_tb为示波器的时基周期，X为触发深度。

本发明相比于传统的软件解码，具有触发、解码速度快、仪器显示等待耗时少的优 点，能够有效地提高示波器捕捉相关信号的能力。

附图说明