[发明专利]一种用FPGA实现通用串行总线触发与解码的方法

权利要求书

1.一种用FPGA实现通用串行总线触发与解码的方法，其特征在于具有步骤：

(1)参数设置，通过软件在FPGA的触发模块设置触发条件；

(2)总线解码，由FPGA的解码模块对总线的输入信号进行解码，且产生由标签类型、解 码数据和数据地址组成的结构数组，多组所述的结构数组异步储存于FPGA的存储模块；

(3)总线触发，触发模块在判断触发条件满足后，产生触发信号；

(4)总线解标签，在触发信号产生时，FPGA的解标签模块读取地址计数器的计数值至软 件；

(5)同步控制，软件根据地址计数器的计数值读取储存模块中的结构数组，且根据读取 的结构数组，实时地显示采集波形和数字信号。

2.根据权利要求1所述的用FPGA实现通用串行总线触发与解码的方法，其特征在于，

(1)参数设置，所述触发条件包括触发类型、触发数据和触发数据长度；

(3)总线触发，通过比较触发数据、触发数据长度与解码数据，产生触发信号。

3.根据权利要求1所述的用FPGA实现通用串行总线触发与解码的方法，其特征在于，

(3)总线触发，触发模块在满足触发条件后，产生触发信号。

4.根据权利要求3所述的用FPGA实现通用串行总线触发与解码的方法，其特征在于，

于(5)中，软件采集示波器的时基周期与所述地址计数器的计数周期一致。

5.根据权利要求4所述的用FPGA实现通用串行总线触发与解码的方法，其特征在于，

以解码RS232信号为例，所述地址计数器的计数值变化周期ΔT为：

ΔT=1fbaud*16*(10*Ttb)X,]]>

式中，f_baud为输入信号的波特率，T_ib为示波器的时基周期，X为触发深度。