[发明专利]一种存储单元的擦除方法

说明书

本发明公开了一种存储单元的擦除方法，其特征在于，包括：S1、接收编程操作指令；S2、对存储单元进行选择，选中的存储单元的字线以及位线接第一编程电压，未被选中的存储单元的字线悬空，位线接电压源；S3、对选中的存储单元的字线加编程脉冲；S4、对选中的存储单元的阱CWELL加擦除电压脉冲；S5、进行编程验证，如果验证成功则结束编程操作，否则执行步骤S2。本发明实施例提供的一种存储单元的擦除方法，在每次对存储单元编程后，通过在存储单元的阱上加擦除脉冲，以实现擦除掉存储单元表层俘获的电子，进而增强存储单元对数据的保持特性。

技术领域

本发明实施例涉及存储技术领域，具体涉及一种存储单元的擦除方法。

背景技术

非易失闪存介质(nor flash/nand flash)是一种很常见的存储芯片，兼有随机存储器(Ramdom Access Memory，RAM)和只读存储器(Read Only Memory，ROM)的优点，数据掉电不会丢失，是一种可在系统进行电擦写的存储器，同时它的高集成度和低成本使它成为市场主流。Flash芯片是由内部成千上万个存储单元组成的，每个储存单元存储一位数据，多个存储单元构成页，多个页组成块，正是由于该特殊的物理结构，在nor flash/nandflash中是以页为单位进行读写数据，以块为单位进行擦除数据的。

目前主流的3D Nand Flash均是I型结构，即在叠层上打竖直向下的孔，形成I型沟道，如图1所示为现有技术中一种3D Nand Flash的切面示意图。所述图1中的存储单元处于编程状态，图2为图1对应的电路图，其中，图1和图2中的符号表示为：WL：字线；SSL：串连选择线；DMWL：冗余字线；GSL：地选择线；CWELL：存储单元的阱。当存储单元处于编程状态时，字线WL0、WL1、WL2以及WL3可以浮空或者接0V电压；串连选择线SSL浮空；地选择线GSL浮空；DMWL浮空或者接0V电压；存储单元的阱CWELL接3V电压；其中所述0V电压是指0V附件的值。这种结构的存储单元采用的是硅-氧化层-氮化层-氧化层-硅结构(Silicon OxideNitride Oxide Semiconductor，SONOS)，工作原理是：通常采用沟道热电子注入(ChannelHot Electron Injection，CHE)效应或F-N隧穿效应，将电荷(通常是电子)通过隧穿氧化层注入到氮化硅层，并被氮化硅层中的电荷陷阱俘获，从而引起存储单元阀值电压的改变，达到数据存储的效果。但是由于在编程和擦除时，存在浅层和深层的存储层俘获电荷不均匀的情况，因此当所述存储单元静止不动或者被执行某些操作的过程中，浅层存储层俘获的电子由于自身的运动或其它干扰，很容易跑出俘获层，导致编程的数据发生变化，使得数据不能很好地保持住。

因此，非常有必要设计一种提高数据保持特性的方法。

发明内容

本发明提供一种存储单元的擦除方法，以提高数据的保持特性。

该方法包括：

S1、接收编程操作指令；

S2、对存储单元进行选择，选中的存储单元的字线以及位线接第一编程电压，未被选中的存储单元的字线悬空，位线接电压源；

S3、对选中的存储单元的字线加编程脉冲；

S4、对选中的存储单元的阱CWELL加擦除电压脉冲；

S5、进行编程验证，如果验证成功则结束编程操作，否则执行步骤S2。

示例性的，所述第一编程电压为-5V～10V。

进一步的，未被选中的存储单元的字线悬空，位线接电压源，包括：通过电容耦合效应，将未被选中的存储单元的字线电压提高至第二编程电压。

示例性的，所述第二编程电压为3V～15V，电压源电压为1.5V～2.5V。