[发明专利]互连结构的形成方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种互连结构的形成方法。

背景技术

随着集成电路制造技术的不断发展，集成电路的集成度越来越高。在半导体器件的后段工艺(back-end-of-line，BEOL)中，需要形成互连结构，相应的，集成电路中半导体器件的互连结构排布也更为密集，互连结构之间因寄生电容等原因而产生的RC延迟(RC delay)对半导体器件的影响越来越大。

为了解决上述问题，现有技术开始采用低k介电材料(low-k)或超低k介电材料(ultra low-k)形成互连结构的层间介质层，以降低金属插塞之间的寄生电容，进而减小RC延迟。随着工艺节点的减小，后段工艺的可靠性提高和RC延迟降低变得越来越困难。为增强界面的相互作用并提高通孔的填充能力，许多新的材料被引进相应的工艺。

与此同时，现有技术采用电阻系数更小的铜来取代传统的铝作为互连结构中金属插塞的材料，以降低金属插塞自身的电阻。由于铜的熔点高，且抗电致迁移能力也比较强，相对于传统的铝材料金属插塞而言，能够承载更高的电流密度，进而有利于提高所形成芯片的封装密度。并且现有技术经常采用大马士革(Damascene)或者双大马士革(Dual Damascene)工艺形成铜的金属插塞。

然而，低k介电材料或者超低k介电材料很容易在互连结构形成工艺过程中受到损伤，造成互连结构的可靠性能下降。

发明内容

本发明解决的问题是提供一种互连结构的形成方法，以提高互连结构的可靠性能。

为解决上述问题，本发明提供一种互连结构的形成方法，包括：

提供前端器件结构，所述前端器件结构具有第一介质层和位于所述第一 介质层中的导电结构；

在所述导电结构上形成帽盖层；

采用原子层沉积法，在所述第一介质层和所述帽盖层上形成第一刻蚀停止层；

采用物理气相沉积法，在所述第一刻蚀停止层上形成第二刻蚀停止层；

在所述第二刻蚀停止层上形成扩散阻挡层；

在所述扩散阻挡层上形成第二介质层；

刻蚀所述介质层和所述扩散阻挡层，直至形成通孔，所述通孔底部暴露至少部分所述第二刻蚀停止层。

可选的，所述第一刻蚀停止层和所述第二刻蚀停止层的材料为氮化铝。

可选的，所述第一刻蚀停止层的厚度范围为

可选的，所述第一刻蚀停止层和所述第二刻蚀停止层的总厚度为

可选的，所述第一刻蚀停止层的形成过程中，所述原子层沉积法采用的材料包括铝的碳氢化合物和氨气。

可选的，所述第二刻蚀停止层的形成过程中，所述物理气相沉积法采用的材料包括铝和氮气。

可选的，所述刻蚀停止层的材料为碳氮化硅。

可选的，所述帽盖层的材料为钴。

可选的，所述第二介质层包括低k介质层和超低k介质层的至少其中之一。

可选的，所述第一介质层包括低k介质层和超低k介质层的至少其中之一。

可选的，所述通孔的形状为大马士革形孔或者双大马士革形孔。

与现有技术相比，本发明的技术方案具有以下优点：

本发明的技术方案中，在帽盖层上，先采用原子层沉积法形成第一刻蚀停止层，从而防止形成第一刻蚀停止层时损伤到帽盖层和第一介质层，然后，采用物理气相沉积法形成第二刻蚀停止层，物理气相沉积法形成的第二刻蚀停止层结构致密，提高第二刻蚀停止层与第二低k介质层之间的刻蚀选择比，从而保证在后续形成通孔的刻蚀步骤中，能够精确停止在第二刻蚀停止层，从而保护第二刻蚀停止层和第一刻蚀停止层下方的结构，提高互连结构的可靠性能。

进一步，为了减少工艺时间，并减少杂质，仅用原子层沉积法形成一层较薄的刻蚀停止层氮化铝，因此，将第一刻蚀停止层的厚度范围控制在

附图说明

图1至图4是本发明实施例所提供互连结构的形成方法各步骤对应结构示意图。

具体实施方式

正如背景技术所述，低k介电材料或者超低k介电材料很容易在互连结构形成工艺过程中受到损伤。并且，现有方法中，通常将绝缘材料制作的扩散阻挡层同时作为刻蚀停止层。这是因为，现有绝缘材料制作的扩散阻挡层不仅具有绝缘性质，以及防止金属发生扩散的性质，而且在一定程度上，又与相应的介质层之间存在一定的刻蚀选择比，因此又能够同时直接作为刻蚀停止层。