[发明专利]半导体器件

权利要求书

1.一种半导体器件，包括：

基板，包括NMOS区域和PMOS区域；

第一沟槽和第二沟槽，设置在所述NMOS区域中；

第一缓冲层，设置在所述第一沟槽和所述第二沟槽中；

应力体，设置在所述第一沟槽和所述第二沟槽中并设置在所述第一缓冲层上；

第一沟道区域，设置在所述第一沟槽和所述第二沟槽之间并设置在所述基板中；

第一栅电极，设置在所述第一沟道区域上；

第三沟槽，设置在所述PMOS区域中；

第二缓冲层，设置在所述第三沟槽中；

第二沟道区域，设置在所述第三沟槽中，设置在所述第二缓冲层上，并具有与所述基板不同的半导体材料；以及

第二栅电极，设置在所述第二沟道区域上，

其中所述第一沟槽、所述第二沟槽和所述第三沟槽的下部分是V形的，

其中所述第一缓冲层包括第一下缓冲层和设置在所述第一下缓冲层上的第一上缓冲层，其中所述第一下缓冲层的一部分与所述应力体的侧表面直接接触，其中所述第一下缓冲层覆盖所述应力体的整个侧表面，并且其中所述第一上缓冲层覆盖所述应力体的整个底表面，并且

其中所述第二缓冲层包括第二下缓冲层和设置在所述第二下缓冲层上的第二上缓冲层，并且所述第二下缓冲层的一部分与所述第二沟道区域的侧表面直接接触。

2.根据权利要求1所述的半导体器件，其中所述应力体包括具有比所述第一沟道区域小的晶格常数的材料。

3.根据权利要求2所述的半导体器件，其中所述第一沟道区域包括Si并且所述应力体包括GaN。

4.根据权利要求2所述的半导体器件，其中所述第一缓冲层包括Al_xGa_1-xN(0x≤1)渐变结构，其中Al含量朝向所述应力体向上地减少。

5.根据权利要求4所述的半导体器件，其中所述第一下缓冲层包括AlN并且所述应力体包括GaN。

6.根据权利要求5所述的半导体器件，其中所述应力体和所述第一上缓冲层之间的界面是水平的、凹入的或凸起的。

7.根据权利要求1所述的半导体器件，其中所述应力体的上表面高于或低于所述第一沟道区域的上表面，或者与所述第一沟道区域的上表面共平面。

8.根据权利要求1所述的半导体器件，还包括设置在所述应力体上的欧姆接触层。

9.根据权利要求8所述的半导体器件，其中所述欧姆接触层包括InGaN或InGaN和金属硅化物的组合。

10.根据权利要求1所述的半导体器件，其中所述第一沟槽、所述第二沟槽和所述第三沟槽的侧壁是C形的。

11.根据权利要求1所述的半导体器件，其中所述基板包括Si并且所述第二沟道区域包括Ge。

12.根据权利要求1所述的半导体器件，其中所述第二缓冲层包括Si_yGe_1-y(0y≤1)渐变结构，其中Ge含量朝向所述第二沟道区域向上地增加。

13.根据权利要求12所述的半导体器件，其中所述第二下缓冲层包括外延Si层并且所述第二下缓冲层插置在所述第二上缓冲层与所述第三沟槽的侧壁之间。

14.根据权利要求13所述的半导体器件，其中所述第二沟道区域和所述第二上缓冲层之间的界面是水平的、凹入的或凸起的。