[发明专利]具有异质结构的半导体器件及其形成方法

权利要求书

1.一种半导体器件，包括：

基板，包括NMOS区和PMOS区；

在所述基板上的第一缓冲层；

设置在所述第一缓冲层上并彼此间隔开的第一漏极和第一源极，其中所 述第一漏极和所述第一源极每个具有异质结构；

在所述第一漏极和所述第一源极之间的第一沟道；

在所述第一沟道上的第一栅电极；

设置在所述第一缓冲层上并彼此间隔开的第二漏极和第二源极；

第二沟道，设置在所述第二漏极和所述第二源极之间并包括与所述第一 沟道不同的材料；和

在所述第二沟道上的第二栅电极，

其中所述第一漏极、所述第一源极、所述第一沟道和所述第一栅电极设 置在所述NMOS区中，和

所述第二漏极、所述第二源极、所述第二沟道和所述第二栅电极设置在 所述PMOS区中。

2.如权利要求1所述的半导体器件，其中所述第一缓冲层包括Al_xGa_1-xN (0<X≤1)渐变结构，所述Al_xGa_1-xN渐变结构具有朝向所述基板向下增大 并朝向所述第一漏极和所述第一源极的每个向上减小的Al含量。

3.如权利要求1所述的半导体器件，其中所述第一沟道包括与所述第 一漏极和所述第一源极不同的半导体层。

4.如权利要求1所述的半导体器件，其中所述第一沟道穿透所述第一 缓冲层以接触所述基板。

5.如权利要求1所述的半导体器件，其中所述第一沟道和所述基板包 括具有p型杂质的单晶硅。

6.如权利要求1所述的半导体器件，其中部分的所述第一缓冲层插置 在所述基板和所述第一沟道之间。

7.如权利要求1所述的半导体器件，其中所述第一漏极和所述第一源 极每个包括第一半导体层和第二半导体层的层叠结构，和

所述第一半导体层与所述第一沟道和所述第一缓冲层接触。

8.如权利要求7所述的半导体器件，其中所述第一沟道的上表面比所 述第一半导体层的上表面高。

9.如权利要求7所述的半导体器件，其中所述第二半导体层与所述第 一沟道接触。

10.如权利要求7所述的半导体器件，其中所述第一沟道的上表面比所 述第二半导体层的上表面低。

11.如权利要求7所述的半导体器件，其中所述第一栅电极的下表面比 所述第二半导体层的上表面低。

12.如权利要求7所述的半导体器件，其中所述第一半导体层包括GaN， 所述第二半导体层包括AlGaN。

13.如权利要求7所述的半导体器件，还包括：

在所述第一缓冲层和所述第二沟道之间的应力体；和

在所述应力体和所述第二沟道之间的第二缓冲层，

其中所述应力体包括与所述第一半导体层相同的材料。

14.如权利要求13所述的半导体器件，其中所述应力体具有与所述第 一半导体层基本相同的厚度。

15.如权利要求13所述的半导体器件，其中所述应力体插置在所述第 一缓冲层和所述第二缓冲层之间。

16.如权利要求13所述的半导体器件，其中所述第二缓冲层包括 Al_xGa_1-xN(0<X≤1)渐变结构，所述Al_xGa_1-xN渐变结构具有朝向所述应力 体向下增大并朝向所述第二沟道、所述第二漏极及所述第二源极的每个向上 减小的Al含量。

17.如权利要求13所述的半导体器件，其中所述第二沟道包括与所述 应力体不同的半导体层。