[发明专利]一种半导体器件的制造方法有效
| 申请号： | 201510854196.5 | 申请日： | 2015-11-27 |
| 公开（公告）号： | CN106816413B | 公开（公告）日： | 2019-09-27 |
| 发明（设计）人： | 李凤莲;倪景华 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 北京市磐华律师事务所 11336 | 代理人： | 董巍;高伟 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法，其特征在于，所述方法包括：
提供半导体衬底，在所述半导体衬底上形成多晶硅层和硬掩膜层，并通过刻蚀所述掩膜层和多晶硅层形成用于形成PMOS器件和NMOS器件的虚拟栅极；
在所述用于形成PMOS器件的虚拟栅极两侧形成虚拟栅极侧墙，并以所述虚拟栅极侧墙为掩膜形成PMOS器件的源漏极；
去除所述虚拟栅极侧墙；
在所述用于形成PMOS器件和NMOS器件的虚拟栅极两侧形成栅极侧墙，并以所述用于形成NMOS器件的虚拟栅极的栅极侧墙为掩膜形成NMOS器件的源漏极；
执行SPT工艺，去除所述栅极侧墙；
去除所述硬掩膜层，
其中，所述硬掩膜相对所述栅极侧墙和多晶硅具有高选择性。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，还包括下述步骤：
在形成所述虚拟栅极侧墙之前，在所述用于形成PMOS器件和NMOS器件的虚拟栅极两侧形成偏置间隔物。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，还包括下述步骤：在形成所述虚拟栅极侧墙之前，以所述偏置间隔物为掩膜对所述半导体衬底上用于形成PMOS器件的区域执行LDD注入。
4.如权利要求2所述的半导体器件的制造方法，其特征在于，还包括下述步骤：在去除所述虚拟栅极侧墙之后，以所述偏置间隔物为掩膜对所述半导体衬底上用于形成NMOS器件的区域执行LDD注入。
5.如权利要求1-4之一所述的半导体器件的制造方法，其特征在于，所述栅极侧墙包括第一栅极侧墙和第二栅极侧墙。
6.如权利要求5所述的半导体器件的制造方法，其特征在于，执行SPT工艺，去除所述栅极侧墙时，以所述第一栅极侧墙为蚀刻停止层去除所述第二栅极侧墙。
7.如权利要求1所述的半导体器件的制造方法，其特征在于，所述硬掩膜层采用易于被化学试剂去除的材料。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，所述硬掩膜层为La2O3、CeO2、Pr6O11、Nd2O3或Eu2O3。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，使用盐酸去除所述硬掩膜层。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，所述硬掩膜层厚度为
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510854196.5/1.html，转载请声明来源钻瓜专利网。
- 上一篇：晶体管的制造方法
- 下一篇：鳍式场效应晶体管的形成方法
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
