[发明专利]一种半导体器件的制造方法

说明书

本发明提供一种半导体器件的制造方法，涉及半导体技术领域。包括：提供半导体衬底，在所述半导体衬底的表面上形成有第一多晶硅层；在所述第一多晶硅层上沉积形成金属硅化物，其中，采用化学气相沉积法沉积所述金属硅化物，且使其沉积温度大于440℃；在所述金属硅化物上沉积形成掺杂的第二多晶硅层。根据本发明的制造方法，通过增加金属硅化物的沉积温度，以及延长金属硅化物上的多晶硅层中的未掺杂的多晶硅的沉积时间来降低相应材料层的应力，进而防止其在之后退火步骤中发生应力的变化而导致金属硅化物和其上层的多晶硅层发生剥离问题，因此，提高了器件的良率和性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种半导体器件的制造方法。

背景技术

在一些采用多晶硅栅极的半导体器件中，为了提高器件性能，通常希望栅极电阻能比较小。降低多晶硅栅极电阻的方法一般有如下几种：增加多晶硅厚度；对多晶硅进行掺杂；在多晶硅上沉积金属硅化物等。其中，硅化钨沉积工艺在半导体0.35μm以上制程中是一道至关重要的工序，它直接影响了多晶硅电阻，在现有工艺中，在硅化钨上还往往会沉积形成一层掺杂的多晶硅层，在线产品发现硅化钨沉积工艺之后的高温退火工艺(例如，离子注入后的高温1035度快速热退火RTA)之后，晶圆(wafer)边缘应力变化，使得硅化钨由退火前的正应力转变为退火后的负应力，而其上的掺杂的多晶硅层则由原理的负应力转变为退火后的正应力，如图1所示，导致硅化钨与其上层多晶硅之间发生剥离(peeling)，进而影响产品良率和性能，甚至最终使得晶圆报废。

因此，有必要提出一种新的半导体器件的制造方法，以解决上述技术问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

针对现有技术的不足，本发明实施例一提供一种半导体器件的制造方法，包括：

步骤S1：提供半导体衬底，在所述半导体衬底的表面上形成有第一多晶硅层；

步骤S2：在所述第一多晶硅层上沉积形成金属硅化物，其中，采用化学气相沉积法沉积所述金属硅化物，且使其沉积温度大于440℃；

步骤S3：在所述金属硅化物上沉积形成掺杂的第二多晶硅层。

可选地，所述掺杂的第二多晶硅层包括自下而上的未掺杂的多晶硅和掺杂的多晶硅。

本发明实施例二提供一种半导体器件的制造方法，包括：

步骤S1：提供半导体衬底，在所述半导体衬底的表面上形成有第一多晶硅层；

步骤S2：在所述第一多晶硅层上沉积形成金属硅化物，其中，采用化学气相沉积法沉积所述金属硅化物，且使其沉积温度400℃以上；

步骤S3：在所述金属硅化物上沉积形成掺杂的第二多晶硅层，其中，采用化学气相沉积法沉积形成掺杂的所述第二多晶硅层，沉积所述第二多晶硅层包括：首先沉积4～6分钟的未掺杂的多晶硅，再沉积4～6分钟的掺杂的多晶硅。

可选地，所述金属硅化物包括硅化钨。

可选地，沉积所述第二多晶硅层包括：首先沉积5分钟的未掺杂的多晶硅，再沉积5分钟的掺杂的多晶硅。

可选地，在所述半导体衬底的表面上所述第一多晶硅层的下方形成有栅极介电层。

可选地，在所述步骤S3之后，还包括在所述第二多晶硅层上沉积形成隔离材料层，以及在所述隔离材料层上沉积形成控制栅极材料层的步骤。

可选地，所述隔离材料层为氧化物-氮化物-氧化物的结构绝缘隔离层，所述控制栅极材料层为未掺杂的多晶硅。