[发明专利]半导体嵌入式混合封装结构及其制作方法

说明书

本发明公开了一种半导体嵌入式混合封装结构及其制作方法，该封装结构包括：线路板，其具有相对设置的第一表面和第二表面；设于线路板内的、至少用以容置半导体芯片(Bare Die)和半导体芯片封装体(Semiconductor Package)的开口或空腔；设置于开口或空腔内的半导体芯片；设置于开口或空腔内的半导体芯片封装体；封装材料，至少用以覆盖线路板的第一表面及填充开口或空腔内未被半导体芯片及半导体芯片封装体占据的空间；重布线层，至少用于电气连接半导体芯片，半导体芯片封装体和线路板。本发明中的半导体嵌入式混合封装结构及其制作方法采用线路板嵌入式技术方案，可以简化半导体芯片和半导体芯片封装体的整合工艺流程，提高集成品质和性能，有效减小集成面积。

技术领域

本发明涉及一种线路载板封装结构，特别是涉及一种半导体嵌入式混合封装结构及其制作方法。

背景技术

现有技术中，半导体芯片的封装和半导体芯片封装体的组装分别由电子封装厂和电子组装厂分别封装完成，首先完成半导体芯片的封装，然后再在线路板上进行半导体芯片封装体的组装。半导体芯片封装体在线路板上的组装通常采用通过表面贴装工艺完成。

表面贴装技术(Surface Mount Technology，SMT)是一种将无引脚或短引线表面组装元器件(简称SMC/SMD，中文称片状元器件)安装在印制线路板(Printed CircuitBoard，PCB)的表面或其它基板的表面上，通过回流焊或浸焊等方法加以焊接组装的电路装连技术。表面贴装技术的组装密度高、电子产品体积小、重量轻，贴片元件的体积和重量只有传统插装元件的1/10左右，一般采用SMT之后，电子产品体积缩小40％～60％，重量减轻60％～80％。半导体封装器件在线路板上的组装通常采用通过表面贴装工程完成，在表面贴装时，通常通过焊锡连接将半导体封装器件与线路板进行电气互连。

然而现有技术中半导体芯片和半导体芯片封装体与线路板之间的封装具有以下不足：

半导体芯片/半导体芯片封装体和线路板之间对接标准和工艺复杂、繁琐；

通常半导体芯片需要经过封装环节成为半导体封装体器件后，才被贴装/焊接在印刷电路板上。另外在表面贴装上，通常通过焊锡连接将半导体芯片封装体与线路板进行电气互连，目前表面贴装的焊锡连接需要半导体封装器件的焊盘和焊盘间距(pitch)较大，如焊盘/焊盘间距＝280微米/400微米，精密度有待提高，而且焊锡连接需要进行较为复杂的焊锡回流工艺控制；

另外，半导体芯片封装体在线路板上使用表面贴装的方式进行组装，由于半导体芯片封装体面积加大，将占据线路板较大的表面面积，阻碍半导体封装器件组装的微型化发展。

因此亟需提供一种新的半导体嵌入式混合封装结构及其制作方法来解决上述问题。

发明内容

本发明所要解决的技术问题是提供一种半导体嵌入式混合封装结构及其制作方法，能够有效改善半导体芯片封装体焊盘和焊盘间距较大、以及封装结构微型化的问题。

为解决上述技术问题，本发明采用的一个技术方案之中提供的一种半导体嵌入式混合封装结构，其特征在于，所述封装结构包括：

线路板，其具有相对设置的第一表面和第二表面；

设于所述线路板内的、至少用以容置半导体芯片和半导体芯片封装体的开口或空腔；

设置于所述开口或空腔内的半导体芯片；

设置于所述开口或空腔内的半导体芯片封装体；

封装材料，至少用以覆盖线路板的第一表面及填充所述开口或空腔内未被半导体芯片及半导体芯片封装体占据的空间；

重布线层，至少用于电气连接半导体芯片，半导体芯片封装体和线路板。