[发明专利]半导体功率器件的终端结构及其制造方法

说明书

技术领域

本发明涉及半导体集成电路制造领域，特别是涉及一种半导体功率器件的终端结构，本发明还涉及一种半导体功率器件的终端结构的制造方法。

背景技术

功率半导体器件的性能与其终端表面钝化技术密切相关，半绝缘多晶硅(Semi-Insulating Polycrystalline Silicon,SIPOS)是一种含氧或氮的多晶硅或非晶硅薄膜钝化材料，具有半绝缘特性，它能够屏蔽终端区域硅表面电荷或离子沾污以及外电场，提高PN结反向击穿电压和高温反向偏压(High Temperature Reverse Bias，HTRB)可靠性。SIPOS薄膜一般采用低压化学气相沉积方法(Low Pressure Chemical Vapor Deposition,LPCVD)制备，已广泛用于双极型晶体管(如NPN晶体管和PNP晶体管)、金属氧化物半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)、绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，IGBT)以及快恢复二极管(Fast Recovery diode，FRD)等半导体功率器件制造工艺。

如图1所示，是现有第一种半导体功率器件的终端结构的截面示意图；可以参考申请号为201380021704.0的中国专利申请，包括：N型轻掺杂单晶硅衬底101，IGBT的主结或P阱区102，变化横向P型掺杂区(Varied Lateral Doding，VLD)103，SIPOS层104，SIPOS层104的介质保护层105。IGBT的其它与终端关系不大的结构部分省略。但如图1所示的第一种终端结构的不足之处是对SIPOS工艺要求严格控制，容易引起较大的反向漏电流，这是由于这种终端结构中SIPOS层104与底部的硅表面有较大的接触面积引起的。

现有第二种半导体功率器件的终端结构能够参考申请号为201210345440.1的中国专利申请，第二种终端结构采用高阻SIPOS层/二氧化硅层/低阻SIPOS层等复合薄膜钝化超结MOSFET，但SIPOS层/硅的接触面积并没有减少，且工艺复杂，对高阻SIPOS质量要求严格控制，还是容易引起较大的反向漏电流。

如图2所示，是现有第三种半导体功率器件的终端结构的截面示意图；包括：N 型轻掺杂单晶硅衬底201，半导体功率器件的主结或P阱区202，在终端区采用二氧化硅层203/SIPOS层204/二氧化硅层205的三层复合薄膜钝化，在终端区的最外侧设置有沟道截止环206，半导体功率器件的有源区的主结或P阱区202通过金属接触孔207引出，沟道截止环206也通过一个金属接触孔207引出。第三种结构的SIPOS层204和底部硅并不接触而是隔离有二氧化硅层203，该结构电场强度分布密切依赖SIPOS层204的性能，器件耐压一致性较差。随着功率器件的电压等级越高，终端占用面积越大，需要SIPOS层204钝化的面积越大，终端漏电以及耐压一致性问题越来越突出。

发明内容

本发明所要解决的技术问题是提供一种半导体功率器件的终端结构，能降低终端漏电，提高器件耐压以及耐压一致性，工艺简单。为此，本发明还提供一种半导体功率器件的终端结构的制造方法。

为解决上述技术问题，本发明提供的半导体功率器件的终端结构环绕在半导体功率器件的有源区的周侧，所述终端结构包括：

多个P型场限环，形成于N型半导体材料中；在俯视面上，各所述P型场限环呈环形结构并环绕在所述有源区的周侧，相邻的所述P型场限环之间间隔有所述N型半导体材料。

介质隔离条将各相邻的所述P型场限环之间的所述N型半导体材料表面完全覆盖。

SIPOS层覆盖在各所述P型场限环的表面上并延伸到所述介质隔离条表面上。

在所述SIPOS层表面覆盖有介质保护层。

所述SIPOS层和所述P型场限环直接接触，所述SIPOS层和所述N型半导体材料间隔有所述介质隔离条，通过所述介质隔离条来减少所述SIPOS层和底部半导体材料接触的面积从而减少漏电，通过所述SIPOS层和所述P型场限环直接接触来提高耐压一致性。

进一步的改进是，所述SIPOS层的厚度为0.2微米～1微米，所述SIPOS层的含氧量或含氮量为5％～35％。

进一步的改进是，所述介质保护层为氮化硅薄膜；或者，所述介质保护层为氮化硅和二氧化硅的复合薄膜；所述介质保护层的厚度为0.2微米～1微米。