[发明专利]增大用于铸造工艺的LDMOS装置的击穿电压

说明书

相关申请的交叉引用

本申请主张于2014年11月25日提交的美国临时专利申请号 62/084,460以及于2014年12月5日提交的美国专利申请号14/562,654的 优先权权益，通过引用将其全部内容结合于此。

技术领域

本说明总体上涉及集成电路，并且更具体地但不限于，涉及增大用于 铸造工艺的横向扩散MOS(LDMOS)的击穿电压。

背景技术

随着施加于晶体管(例如，MOS晶体管)的操作电压增大，允许不 可控增大的电流通过电路装置可能会使晶体管最终击穿。击穿电压是该不 可控的电流的增大发生时的电压电平。击穿的示例可以包括提供一些示例 的穿通、雪崩击穿以及栅氧化层击穿。长时间工作在击穿电压以上会减小 晶体管的寿命。在CMOS和BiCMOS工艺中，装置击穿电压受到P阱至 N阱结击穿电压(例如，～12V)的限制，并且可以通过将P阱和N阱隔 开进行改进。

发明内容

根据本发明的一个方面，提供了一种具有改进的击穿电压的横向扩散 MOSLDMOS装置，所述装置包括：衬底，包括深阱；漏极区，形成在所 述深阱中并且与所述深阱的第一区接触；以及源极区，形成在所述深阱中 并且与所述深阱的第二区接触，其中，所述深阱的所述第一区和所述第二 区的掺杂浓度彼此不同，并且其中，所述深阱的所述第一区和所述第二区 的掺杂浓度之间的差值取决于用于形成所述深阱的注入布局技术。

优选地，其中，所述深阱包括深N阱，并且其中，所述注入布局技 术包括使用包含多个条纹的掩模以对所述深N阱进行注入。

优选地，其中，所述横向扩散MOS包括N沟道横向扩散MOS，其 中，所述漏极区包括N阱区并且所述源极区包括P阱区，其中，所述掩模 包括在掩模的对应于所述深阱的所述第二区的部分中的所述多个条纹，并 且其中，所述多个条纹形成为彼此垂直的两组条纹。

优选地，其中，所述横向扩散MOS包括P沟道横向扩散MOS，其 中，所述漏极区包括P阱区并且所述源极区包括N阱区，其中，所述掩模 包括在掩模的对应于所述深阱的所述第一区的掩模的部分中的所述多个 条纹，并且其中，所述多个条纹形成为彼此垂直的两组条纹。

优选地，其中，所述多个条纹被配置为能够初始形成与所述深阱中的 非掺杂区相邻的高掺杂浓度注入区，所述非掺杂区被所述多个条纹遮挡。

优选地，其中，在掺杂物从所述高掺杂浓度注入区扩散到非掺杂区之 后，初始形成的非掺杂区改变为低掺杂浓度区。

优选地，其中，所述横向扩散MOS包括N沟道横向扩散MOS，其 中，所述漏极区包括N阱区并且所述源极区包括P阱区，其中，所述注入 布局技术包括使用包含多个条纹的掩模以对所述P阱区或者深N阱中的至 少一个进行注入。

优选地，其中，用于形成所述深N阱的所述掩模包括在掩模的对应 于所述深阱的所述第二区的部分中的所述多个条纹，并且其中，所述多个 条纹形成为彼此垂直的两组条纹。

优选地，其中，所述装置包括较高的击穿电压横向扩散MOS装置， 并且其中，所述装置的较高击穿电压是由于使用所述注入布局技术导致的 与P阱区接触的深阱区中的较低的掺杂浓度或者使用所述注入布局技术 导致的所述P阱区的掺杂水平变化中的至少一个而导致。

根据本发明的另一个方面，提供了一种用于提供具有改进的击穿电压 的横向扩散MOS装置的方法，所述方法包括：提供衬底；使用注入布局 技术在所述衬底上形成深阱，其中，所述注入布局技术使所述深阱的第一 区和第二区的掺杂浓度彼此不同；在所述深阱中形成漏极区并且所述漏极 区与所述深阱的所述第一区接触；并且在所述深阱中形成源极区并且所述 源极区与所述深阱的所述第二区接触。

优选地，其中，形成所述深阱包括形成深N阱，并且其中，所述方 法进一步包括提供包括多个条纹的第一掩模，其中，使用所述注入布局技 术包括使用所述第一掩模以对所述深N阱进行注入。

优选地，其中，所述横向扩散MOS包括N沟道，其中，形成所述漏 极区包括形成N阱区以及形成所述源极区包括形成P阱区，其中，提供所 述第一掩模包括提供包含在所述第一掩模的与所述深阱的所述第二区对 应的部分中的所述多个条纹的第一掩模，并且其中，提供所述第一掩模包 括提供包含在彼此垂直的两组条纹中形成的所述多个条纹的第一掩模。