[发明专利]硅通孔及三维集成电路中硅通孔组的测试电路及方法

说明书

技术领域

本申请涉及集成电路测试技术领域，具体涉及一种三维集成电路中硅通孔 的测试方法及测试电路。

背景技术

硅通孔(TSV，ThroughSiliconVia)是实现三维(3D)集成电路层间互连的 一种组件，如图1的(a)所示，TSV通常由金属导体和绝缘保护层组成。TSV直 接在硅材料中纵向穿过，连接位于不同层上的电路，大大减少三维集成电路的 层间互连线长度，从而可有效提高电路性能。

在TSV制造过程中很难免会引入一些物理缺陷。当前业界普遍关注的TSV 缺陷主要包括开路缺陷和短路缺陷，如图1的(a)和(b)所示。图1中(b)所示开路 缺陷主要是由于TSV金属导体中的空洞、裂纹等造成，这些缺陷主要的电学表 现为TSV阻值增大，严重时甚至导致TSV断路。图1中(c)所示短路缺陷的主要 原因是TSV绝缘层中的针孔、杂质等，这些缺陷的主要电学表现为TSV到衬底 的漏电流增大，严重时甚至导致TSV与衬底之间直接短路。

由于TSV对于可靠的产品制造至关重要，因此，为了应对TSV质量缺陷， 亟需加强TSV测试方法的研究。

发明内容

本申请的主要目的是，提供一种TSV测试方案，用于覆盖三维集成电路中 TSV开路缺陷和短路缺陷。

根据本申请的第一方面，本申请实施例提供一种硅通孔的测试电路，包括：

激励源，其与所述硅通孔的输入端相连接，用于为所述硅通孔提供激励脉 冲信号；

并联的两条电路支路，其与所述硅通孔的输出端相连接，其中一电路支路 包括反相器件，另一电路支路包括电平触发器件和开关器件，所述开关器件用 于控制所述电平触发器件所处的所述另一电路支路的通断；

第三电路支路，其与所述并联的两条电路支路的输出端相连接，用于根据 所述另一电路支路当前处于的导通或断开状态，予以相应的输出；

检测电路支路，其与所述第三电路支路的输出端相连接，用于根据所述第 三电路支路的输出的信号表现，确定所述硅通孔是否存在开路缺陷或短路缺陷。

在一实施例中，所述检测电路支路包括：

由第一与非门和第二与非门构成的第一JK触发器，其中所述第一与非门的 输出为所述第二与非门的一个输入，所述第二与非门的另一个输入为所述第三 电路支路的输出，所述第二与非门的输出为所述第一与非门的一个输入，所述 第一与非门的另一个输入为经过非门的复位信号；

由第一或非门和第二或非门构成的第二JK触发器，其中所述第一或非门的 输出为所述第二或非门的一个输入，所述第二或非门的另一个输入为复位信号， 所述第二或非门的输出为所述第一或非门的一个输入，所述第一或非门的另一 个输入为所述第三电路支路的输出；

或非门，所述或非门的一个输入为所述第一JK触发器的输出，另一个输入 为所述第二JK触发器的输出，所述或非门输出检测结果。

在另一实施例中，所述第三电路支路包括与门电路；所述反相器件包括高 阈值反相器；所述电平触发器件采用施密特触发器实现，所述开关器件包括P 沟道金属氧化物半导体场效应晶体管。

根据本申请的第二方面，本申请实施例提供一种硅通孔的测试方法，包括：

向所述硅通孔的输入端输入激励脉冲信号；

提供并联的两条电路支路连接到所述硅通孔的输出端，其中一电路支路包 括反相器件，另一电路支路包括电平触发器件和开关器件，所述开关器件控制 所述电平触发器件所处的所述另一电路支路的通断；

提供第三电路支路连接到所述并联的两条电路支路的输出端，所述第三电 路支路根据所述另一电路支路当前处于的导通或断开状态，予以相应的输出；

提供检测电路支路连接到所述第三电路支路的输出端，所述检测电路支路 根据所述第三电路支路的输出的信号表现，确定所述硅通孔是否存在开路缺陷 或短路缺陷。

根据本申请的第三方面，本申请实施例提供一种三维集成电路中硅通孔组 的测试电路，包括：

与所述硅通孔组中每一个硅通孔对应的如上所述的硅通孔的测试电路，其 中，所述硅通孔组中每一个硅通孔的激励源为同一个或者不同，每一个硅通孔 对应的所述检测电路支路在所述硅通孔组中为同一个或者不同；