[发明专利]硅通孔及三维集成电路中硅通孔组的测试电路及方法

权利要求书

1.一种硅通孔的测试电路，其特征在于，包括：

激励源，其与所述硅通孔的输入端相连接，用于为所述硅通孔提供激励脉 冲信号；

并联的两条电路支路，其与所述硅通孔的输出端相连接，其中一电路支路 包括反相器件，另一电路支路包括电平触发器件和开关器件，所述开关器件用 于控制所述电平触发器件所处的所述另一电路支路的通断；

第三电路支路，其与所述并联的两条电路支路的输出端相连接，用于根据 所述另一电路支路当前处于的导通或断开状态，予以相应的输出；

检测电路支路，其与所述第三电路支路的输出端相连接，用于根据所述第 三电路支路的输出的信号表现，确定所述硅通孔是否存在开路缺陷或短路缺陷。

2.如权利要求1所述的测试电路，其特征在于，所述另一电路支路当前处 于导通状态时，所述第三电路支路的输出端的脉冲宽度为所述硅通孔的输出端 的信号延迟与所述两条电路支路的输出的延迟差的总和，所述检测电路支路判 断所述第三电路支路的输出端的脉冲宽度是否在合理范围内，如果在合理范围 内，则所述硅通孔不存在开路缺陷，如果超出合理范围，则所述硅通孔存在开 路缺陷；

所述另一电路支路当前处于断开状态时，所述硅通孔的输出端仅通过所述 反相器件输出至所述第三电路支路的输入端，所述检测电路支路判断所述第三 电路支路的输出端与所述硅通孔的输入端的电平是否相反，如果不相反，则所 述硅通孔存在短路缺陷，如果相反，则所述硅通孔不存在短路缺陷。

3.如权利要求1所述的测试电路，其特征在于所述检测电路支路包括：

由第一与非门和第二与非门构成的第一JK触发器，其中所述第一与非门的 输出为所述第二与非门的一个输入，所述第二与非门的另一个输入为所述第三 电路支路的输出，所述第二与非门的输出为所述第一与非门的一个输入，所述 第一与非门的另一个输入为经过非门的复位信号；

由第一或非门和第二或非门构成的第二JK触发器，其中所述第一或非门的 输出为所述第二或非门的一个输入，所述第二或非门的另一个输入为所述复位 信号，所述第二或非门的输出为所述第一或非门的一个输入，所述第一或非门 的另一个输入为所述第三电路支路的输出；

或非门，所述或非门的一个输入为所述第一JK触发器的输出，另一个输入 为所述第二JK触发器的输出，所述或非门输出检测结果。

4.如权利要求1所述的测试电路，其特征在于，所述第三电路支路包括与 门电路；所述反相器件包括高阈值反相器；所述电平触发器件采用施密特触发 器实现，所述开关器件包括P沟道金属氧化物半导体场效应晶体管。

5.一种硅通孔的测试方法，其特征在于，包括：

向所述硅通孔的输入端输入激励脉冲信号；

提供并联的两条电路支路连接到所述硅通孔的输出端，其中一电路支路包 括反相器件，另一电路支路包括电平触发器件和开关器件，所述开关器件控制 所述电平触发器件所处的所述另一电路支路的通断；

提供第三电路支路连接到所述并联的两条电路支路的输出端，所述第三电 路支路根据所述另一电路支路当前处于的导通或断开状态，予以相应的输出；

提供检测电路支路连接到所述第三电路支路的输出端，所述检测电路支路 根据所述第三电路支路的输出的信号表现，确定所述硅通孔是否存在开路缺陷 或短路缺陷。