[发明专利]用于集成电路芯片中的上电复位电路

说明书

本发明公开了一种用于集成电路芯片中的上电复位电路，包括延时电路，使输入的电源电压形成具有一定时间延迟的延时电压信号；比较电路，接收所述延时电压信号，当所述延时电压信号大于设定的电压值时输出复位信号；偏置电路，为所述比较电路提供设定的电压值。该上电复位电路在有效降低电路的版图面积的同时，解决了电源毛刺造成的系统不稳定的问题，且当电源缓慢上升时也能够实现可靠的复位，易于推广实施。

技术领域

本发明涉及集成电路技术领域，尤其涉及一种用于集成电路芯片中的上电复位电路。

背景技术

在电子系统中，上电复位电路是很常用的电路模块之一，它能实现在上电过程的同时产生复位信号，对电路的其它模块进行复位操作，从而消除上电初始时电路模块的不稳定态。在包含了寄存器、锁存器、触发器等单元的电路系统中，均需要上电复位信号对这些单元进行初始化或重置。

大部分上电复位电路都是采用时间延迟机制来产生复位信号，如图1所示。图1是一个基本的复位电路，利用RC电路中对电容的充电来实现信号的延迟。这种电路结构存在如下问题，一方面，为保证avdd稳定后一段时间(约为μs级)，复位电路才输出复位信号，需要产生延迟的RC电路的时间常数非常大，这样就使得电容非常大(约在μF级)，而这样大的电容在集成电路中，将占用非常可观的面积，导致成本的极大上升。另一方面，电容对毛刺信号的滤波效果有限，若用于产生复位信号的电源电压具有较大的波动，则有可能产生错误的复位信号而使电路误操作，造成系统的不稳定。

综上，亟需一种新的上电复位电路以解决上述问题。

发明内容

本发明所要解决的技术问题之一是需要提供一种新的上电复位电路以解决现有复位电路的误操作问题。

为了解决上述技术问题，本申请的实施例提供了一种用于集成电路芯片中的上电复位电路，包括：延时电路，使输入的电源电压形成具有一定时间延迟的延时电压信号；比较电路，接收所述延时电压信号，当所述延时电压信号大于设定的电压值时输出复位信号；偏置电路，为所述比较电路提供设定的电压值。

优选地，所述延时电路设置为低通网络，包括第一晶体管与第一滤波电容，且所述第一晶体管工作于截止区。

优选地，所述第一滤波电容包括MOS电容、MIM电容或MOM电容。

优选地，所述延时电路包括一PMOS晶体管与一NMOS晶体管：所述PMOS晶体管的栅极与漏极短接，所述NMOS晶体管的源极与漏极短接，输入的电源电压的正极和负极分别耦接于所述PMOS晶体管和所述NMOS晶体管的漏极，且所述PMOS晶体管的源极与所述NMOS晶体管的栅极耦接在一起以输出延时电压信号。

优选地，所述比较电路包括正反馈迟滞比较器。

优选地，所述偏置电路包括依次串接于输入的电源电压的正极和负极之间的第一偏置电阻、第一二极管与第二二极管，所述第一二极管与第二二极管均正向偏置，且在它们的耦接处输出所述设定的电压值。

优选地，所述PMOS晶体管的源极耦接于所述正反馈迟滞比较器的同相输入端，所述正反馈迟滞比较器的反相输入端通过一阶滤波网络接入所述设定的电压值。

优选地，所述偏置电路还包括依次串接于输入的电源电压的正极和负极之间的第二晶体管与第二偏置电阻，所述第二晶体管工作于饱和区，且其栅极与漏极短接，在所述第二晶体管的漏极与所述第二偏置电阻的耦接处输出所述正反馈迟滞比较器所需的偏置电压。

优选地，所述一阶滤波网络包括第二滤波电容，所述第二滤波电容的电容值不大于1pF。

优选地，通过改变所述PMOS晶体管与所述NMOS晶体管的宽长比调节所述延时电路的延时时间。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果：