[发明专利]包括带电荷体侧墙的半导体器件及其制造方法

说明书

公开了包括带电荷体侧墙的半导体器件及其制造方法。半导体器件可以是n型器件或p型器件，各自均可以包括：在衬底上依次形成的构图的第一半导体层和第二半导体层，其中，第一半导体层和第二半导体层被构图为鳍状结构，且第一半导体层相对于第二半导体层横向凹入；在所述横向凹入中形成的体侧墙，体侧墙包括电介质材料；在衬底上形成的隔离层，所述隔离层的顶面位于第一半导体层的顶面和底面之间，其中鳍状结构在隔离层上方的部分充当该半导体器件的鳍；以及在隔离层上形成的与鳍相交的栅堆叠。对于n型器件，体侧墙可以带有净负电荷，使得第一半导体层呈现p型；而对于p型器件，体侧墙可以带有净正电荷，使得第一半导体层呈现n型。

技术领域

本公开涉及半导体领域，更具体地，涉及一种包括带电荷体侧墙的半导体器件及其制造方法。

背景技术

随着平面型半导体器件的尺寸越来越小，短沟道效应愈加明显。为此，提出了立体型半导体器件如FinFET(鳍式场效应晶体管)。一般而言，FinFET包括在衬底上竖直形成的鳍以及与鳍相交的栅极。因此，沟道区形成于鳍中，且其宽度主要由鳍的高度决定。然而，在集成电路制造工艺中，难以控制晶片上形成的鳍的高度相同，从而导致晶片上器件性能的不一致性。

特别是，在体FinFET(即，形成于体半导体衬底上的FinFET)中，在源漏区之间可能存在经由鳍下方衬底部分的泄漏，这也可称作穿通(punch-through)。目前，难以形成高质量的穿通阻止层。

发明内容

本公开的目的至少部分地在于提供一种具有新颖的穿通阻止层结构的半导体器件及其制造方法。

根据本公开的一个方面，提供了一种n型半导体器件，包括：在衬底上依次形成的构图的第一半导体层和第二半导体层，其中，第一半导体层和第二半导体层被构图为鳍状结构，且第一半导体层相对于第二半导体层横向凹入；在所述横向凹入中形成的体侧墙，体侧墙包括电介质材料；在衬底上形成的隔离层，所述隔离层的顶面位于第一半导体层的顶面和底面之间，其中鳍状结构在隔离层上方的部分充当该半导体器件的鳍；以及在隔离层上形成的与鳍相交的栅堆叠，其中，体侧墙带有净负电荷，使得第一半导体层呈现p型。

根据本公开的另一方面，提供了一种p型半导体器件，包括：在衬底上依次形成的构图的第一半导体层和第二半导体层，其中，第一半导体层和第二半导体层被构图为鳍状结构，且第一半导体层相对于第二半导体层横向凹入；在所述横向凹入中形成的体侧墙，体侧墙包括电介质材料；在衬底上形成的隔离层，所述隔离层的顶面位于第一半导体层的顶面和底面之间，其中鳍状结构在隔离层上方的部分充当该半导体器件的鳍；以及在隔离层上形成的与鳍相交的栅堆叠，其中，体侧墙带有净正电荷，使得第一半导体层呈现n型。

根据本公开的另一方面，提供了一种制造n型半导体器件的方法，包括：在衬底上依次形成第一半导体层和第二半导体层；对第二半导体层、第一半导体层进行构图，以形成鳍状结构；选择性刻蚀鳍状结构中的第一半导体层，使其横向凹入；在所述横向凹入中填充带净负电荷的电介质，以形成体侧墙；在衬底上形成隔离层，所述隔离层露出所述体侧墙的一部分，其中鳍状结构在隔离层上方的部分充当该半导体器件的鳍；以及在隔离层上形成与鳍相交的栅堆叠。

根据本公开的另一方面，提供了一种制造p型半导体器件的方法，包括：在衬底上依次形成第一半导体层和第二半导体层；对第二半导体层、第一半导体层进行构图，以形成鳍状结构；选择性刻蚀鳍状结构中的第一半导体层，使其横向凹入；在所述横向凹入中填充带净正电荷的电介质，以形成体侧墙；在衬底上形成隔离层，所述隔离层露出所述体侧墙的一部分，其中鳍状结构在隔离层上方的部分充当该半导体器件的鳍；以及在隔离层上形成与鳍相交的栅堆叠。