[发明专利]包括带电荷穿通阻止层以降低穿通的CMOS器件及其制造方法

权利要求书

1.一种互补金属氧化物半导体CMOS器件，包括n型器件和p型器件，其中，n型器件和p型器件各自均包括：

在衬底上形成的鳍状结构；

在衬底上形成的隔离层，其中鳍状结构在隔离层上方的部分充当该n型器件或p型器件的鳍；

在鳍状结构位于鳍下方的部分的侧壁上形成的带电荷的穿通阻止层；以及

在隔离层上形成的与鳍相交的栅堆叠，

其中，对于n型器件，穿通阻止层带净负电荷；对于p型器件，穿通阻止层带净正电荷。

2.根据权利要求1所述的CMOS器件，其中，穿通阻止层是绝缘体。

3.根据权利要求1所述的CMOS器件，其中，穿通阻止层是单层或多层结构。

4.根据权利要求3所述的CMOS器件，其中，穿通阻止层包括电介质层/带电荷层/电介质层的叠层结构。

5.根据权利要求4所述的CMOS器件，其中，带电荷层包括导体或电介质。

6.根据权利要求1所述的CMOS器件，还包括：

在衬底中形成的阱区，其中，阱区的顶面低于鳍的底部一定距离。

7.根据权利要求1所述的CMOS器件，其中，穿通阻止层包括在鳍状结构的侧壁上延伸的部分以及沿衬底的表面延伸的部分。

8.根据权利要求7所述的CMOS器件，其中，穿通阻止层沿衬底的表面延伸的部分通过衬底上形成的电介质层与衬底隔开。

9.根据权利要求1所述的CMOS器件，其中，穿通阻止层中的净电荷剂量为1011～1014cm-2。

10.一种制造互补金属氧化物半导体CMOS器件的方法，包括：

对衬底进行构图，以在n型器件区域中形成针对n型器件的第一鳍状结构且在p型器件区域中形成针对p型器件的第二鳍状结构；

在第一和第二鳍状结构各自的侧壁上分别形成带电荷的第一穿通阻止层和第二穿通阻止层；

在穿通阻止层上形成隔离层，第一鳍状结构被隔离层露出的部分充当该n型器件的鳍，第二鳍状结构被隔离层露出的部分充当该p型器件的鳍；

选择性去除第一和第二穿通阻止层被隔离层露出的部分，从而第一穿通阻止层留于第一鳍状结构位于相应鳍下方的部分的侧壁上，第二穿通阻止层留于第二鳍状结构位于相应鳍下方的部分的侧壁上；以及

在隔离层上形成分别与各鳍相交的第一栅堆叠和第二栅堆叠，

其中，第一穿通阻止层带净负电荷，第二穿通阻止层带净正电荷。

11.根据权利要求10所述的方法，其中，在形成第一和第二鳍状结构之后且在形成第一和第二穿通阻止层之前，该方法还包括：

在形成有第一和第二鳍状结构的衬底上淀积电介质层。

12.根据权利要求10所述的方法，其中，形成第一和第二穿通阻止层包括：

在形成有第一和第二鳍状结构的衬底上淀积电介质层；以及

在n型器件区域和p型器件区域分别对电介质层进行不同的等离子处理，使电介质层在n型器件区域中的部分带负电荷，而电介质层在p型器件区域中的部分带正电荷。

13.根据权利要求10所述的方法，还包括：在衬底中形成阱区，其中，阱区的顶面低于鳍的底部一定距离。