[发明专利]GPDSP共享乘法器结构的定点浮点运算部件

权利要求书

1.一种GPDSP共享乘法器结构的定点浮点运算部件，其特征在于，包括：

浮点乘加单元，用于支持双精度浮点操作和SIMD结构双单精度浮点乘法、乘加、乘减 和复数乘法操作；

定点乘加单元，用于支持64位有符号或无符号定点乘法操作和SIMD结构的双32位有 符号或无符号定点乘法操作；

64位定点乘法器，通过复用同一个乘法器的结构，将浮点尾数乘法视作无符号定点乘法 进行运算。

2.根据权利要求1所述的GPDSP共享乘法器结构的定点浮点运算部件，其特征在于，所 述64位定点乘法器为采用4个32×32乘法器组成一个64位乘法器，用来完成定点32位SIMD 乘法、64位乘法、SIMD单精度浮点尾数乘法以及双精度浮点尾数乘法。

3.根据权利要求2所述的GPDSP共享乘法器结构的定点浮点运算部件，其特征在于，在 所述64位定点乘法器中，被乘数Src1和乘数Src2为64位定点乘法器的输入端，作为64位 的定点输入或作为53位的浮点输入，经过操作数选择模块使操作数位宽适合32位乘法器； 64位的定点输入分为低32位Src[31:0]和高32位Src[63:32],53位浮点操作分为低24位Src[23:0] 和高29位Src[52:24]；浮点尾数乘法作为无符号定点乘法，不足32位的填0补齐。

4.根据权利要求2所述的GPDSP共享乘法器结构的定点浮点运算部件，其特征在于，在 所述32×32乘法器采用基4Booth编码共产生17个部分积；第一级压缩是首先将其中的16个 部分积使用四个4-2压缩器产生8个结果；第二级压缩将上一级的八个结果与未参与第一级 压缩的一个部分积通过3个3-2压缩器压缩成6个结果；第三级压缩则是两个3-2压缩器产 生4个结果；最后一级压缩用一个4-2压缩器得到最后的两个结果。

5.根据权利要求1～4中任意一项所述的GPDSP共享乘法器结构的定点浮点运算部件，其 特征在于，所述定点乘加单元中执行以下流水站：

E1站的加法器执行加法指令和减法指令，E1站输出加减法指令结果；

E1E2站同时执行32位乘法指令及乘加、乘减、点积、复数指令的乘法部分，E2站输出 32位乘法器结果，结果写2拍；

E3站执行乘加、乘减、点积、复数等指令的加法部分，同时指令64位乘法指令，E3站 输出乘加、乘减结果、64位乘法指令和CMUL复数乘法指令，后两者写2拍；

E4站执行点积和复数指令的最后处理，E4站输出点积和复数指令的结果。

6.根据权利要求1～4中任意一项所述的GPDSP共享乘法器结构的定点浮点运算部件， 其特征在于，所述浮点乘加单元中执行以下流水站：

E1站完成读操作数、例外判断、指数计算，乘法指令的部分积产生、和第一级的部分积 压缩；

E2站完成乘法结果的第二级、第三级压缩，和128位的对阶移位；

E3站完成第四级的部分积压缩、乘法结果的计算，和128位的对阶移位；

E4站完成乘法结果的写回、对阶后加法结果的计算和前导0预测；

E5站根据前导0预测的结果，完成移位和指数修正操作；

E6站完成舍入、规格化和其余指令的结果写回。