[发明专利]GPDSP中支持浮点除法的标量运算单元结构

权利要求书

1.一种GPDSP中支持浮点除法的标量运算单元结构，其特征在于，包括作为标量运算部件的第一部件SMAC1、第二部件SMAC2和第三部件SIEU，用于支持标量基础运算；每个所述标量运算部件对应VLIW执行包中的一条标量指令。

2.根据权利要求1所述的GPDSP中支持浮点除法的标量运算单元结构，其特征在于，还包括标量寄存器文件，用于数据的读取及写回操作；当接收到派发部件派发的标量指令，译码后判断是属于哪个标量运算部件，同时将对应的源操作数地址及读请求送至标量寄存器文件，待指令有效信号送至对用的标量运算部件后，将得到从标量寄存器文件得到的数据，开始执行运算，最后将结果写回标量寄存器文件。

3.根据权利要求1所述的GPDSP中支持浮点除法的标量运算单元结构，其特征在于，所述第一部件SMAC1和第二部件SMAC2为同构MAC运算部件；所述MAC运算部件包括浮点乘加单元FMAC、定点乘加单元IMAC、浮点算术逻辑单元FALU、浮点除法单元FDIV；上述各功能单元是拥有相同数据通路的独立单元，同一周期只能有一个功能部件执行有效指令，执行完后，结果通过最后一级选择逻辑，输出至对应的目的地址。

4.根据权利要求3所述的GPDSP中支持浮点除法的标量运算单元结构，其特征在于，所述浮点乘加单元FMAC和定点乘加单元IMAC的乘法器采用逻辑模块复用设计，定点/浮点复用模块主体是四个32x32位乘法器；数据输入后经操作数处理开始执行乘法操作，根据不同的指令，根据派发过来的指令，先进行操作数选择和位扩展处理，将处理好的操作数分别输入到4个32x32乘法器中进行乘法运算；结果分定点结果和浮点结果，然后根据指令不同，结果写回寄存器或送往到下一站。

5.根据权利要求3所述的GPDSP中支持浮点除法的标量运算单元结构，其特征在于，所述浮点乘加单元FMAC用来处理多周期复杂浮点运算，采用动态流水线结构，每个周期可以流出一条指令，同一个时钟周期各流水站可以执行不同的操作。

6.根据权利要求5所述的GPDSP中支持浮点除法的标量运算单元结构，其特征在于，所述浮点乘加单元FMAC采用双精度对阶移位操作和单精度对阶移位操作分离FMAC结构，包括：操作数准备模块R、尾数乘法模块X、双精度乘加运算通路Y、单精度乘加运算通路Z、单双精度通路复用的规格化处理模块S；所述操作数准备模块R根据指令，按照IEEE-754标准完成浮点单精度、双精度操作数的符号、指数、尾数的分离和输入操作数的例外判断；所述尾数乘法模块X负责所有指令的单精度乘法结果尾数计算；所述双精度乘加运算通路Y用来完成双精度操作的指数阶差计算及双精度操作数C的161位对阶移位、双精度结果尾数计算的最后一级CSA4:2部分积压缩；所述单精度乘加运算通路Z用来完成SIMD乘加、SIMD乘减、SIMD乘法和点积、复数乘法操作的指数阶差计算、尾数交换和尾数交换后的对阶；所述单双精度通路复用的规格化处理模块S用来完成对阶移位后的结果尾数计算、规格化处理及指数修正操作。

7.根据权利要求3所述的GPDSP中支持浮点除法的标量运算单元结构，其特征在于，所述定点乘加单元IMAC用来执行定点乘累加；在实现定点和浮点乘加、乘减指令的时候，输入乘法器的两操作数为64位浮点数据，第三操作数为53位的的浮点操作数，结果为64位的浮点操作数；而执行定点乘加减指令时，乘法器的两个操作数为32位有符号/无符号的操作数，第三个操作数为一个64位的有符号/无符号操作数，结果为一个64位的有符号/无符号的目的操作数。

8.根据权利要求3所述的GPDSP中支持浮点除法的标量运算单元结构，其特征在于，所述浮点算术逻辑单元FALU包括浮点FALU短周期指令模块、浮点ALU转换指令模块和浮点ALU加减法指令模块；所述浮点FALU短周期指令模块包含所有单周期的浮点算术逻辑指令，包括单/双精度的大于、小于及相等比较指令，求单/双精度的指数、尾数和绝对值的指令，计算单/双精度倒数和平方根倒数的指令以及单精度浮点转换成双精度浮点数的指令。