[发明专利]一种去除栅极硬掩膜层的方法在审
| 申请号： | 201510703881.8 | 申请日： | 2015-10-26 |
| 公开（公告）号： | CN105304570A | 公开（公告）日： | 2016-02-03 |
| 发明（设计）人： | 桑宁波;李润领;关天鹏 | 申请（专利权）人： | 上海华力微电子有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238 |
| 代理公司： | 上海申新律师事务所 31272 | 代理人： | 俞涤炯 |
| 地址： | 201203 上海市浦*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 一种 去除 栅极 硬掩膜层 方法 | ||
1.一种去除栅极硬掩膜层的方法，其特征在于，包括以下步骤：
提供一具有NMOS区域和PMOS区域的半导体器件；
于所述半导体器件的NMOS区域和PMOS区域制备多晶硅栅极，并沉积第一硬掩膜层于所述多晶硅栅极之上，且于所述PMOS区域的多晶硅栅极源漏区域生长锗硅；
沉积第一保护层于所述半导体器件上；
沉积第二保护层于所述第一保护层之上，研磨所述第二保护层和所述第一保护层至所述第一硬掩膜层的上表面；
刻蚀所述第一硬掩膜层至所述多晶硅栅极上表面；
去除所述第一保护层和所述第二保护层。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
旋涂光刻胶于所述半导体器件之上，曝光显影，以将所述PMOS区域暴露；
刻蚀所述多晶硅栅极源漏区域，以形成凹槽；
于所述凹槽内生长锗硅。
3.根据权利要求2所述的方法，其特征在于，所述方法还包括：
沉积第二硬掩膜层覆盖所述第一硬掩膜层上表面、所述多晶硅栅极侧面和所述半导体器件暴露的表面；
刻蚀去除所述多晶硅栅极源漏区域的所述第二硬掩膜层；
以所述第二硬掩膜层为掩膜，刻蚀所述多晶硅栅极源漏区域，以形成所述凹槽。
4.根据权利要求3所述的方法，其特征在于，采用原子层沉积法沉积所述第二硬掩膜层。
5.根据权利要求1所述的方法，其特征在于，采用等离子体化学气相沉积法沉积所述第一硬掩膜层，且所述第一硬掩膜层的材质为氮化硅。
6.根据权利要求1所述的方法，其特征在于，采用气相外延法于所述PMOS区域的多晶硅栅极源漏区域生长锗硅。
7.根据权利要求1所述的方法，其特征在于，采用原子层沉积法沉积所述第一保护层，采用次大气压化学气相沉积法沉积所述第二保护层，且所述第一保护的层的厚度为2-6nm，所述第二保护层的厚度为60-120nm。
8.根据权利要求1所述的方法，其特征在于，采用热磷酸刻蚀去除所述第一硬掩膜层，且刻蚀时间为30-180秒。
9.根据权利要求1所述的方法，其特征在于，采用稀氢氟酸刻蚀去除所述第二保护层。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华力微电子有限公司，未经上海华力微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201510703881.8/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
