[发明专利]制作阵列基板的方法和阵列基板

说明书

一种制作阵列基板的方法，包括如下步骤：形成第一功能层，所述第一功能层包括多个阵列基板区域，相邻的阵列基板区域之间具有连接区域；在每个阵列基板区域上形成多个导电部分，导电部分从阵列基板区域延伸到相应的连接区域，导电部分的末端在连接区域电连接至电容线，使得两个相邻的阵列基板区域之间的两个电容线彼此面对并形成第一电容元件；在第一功能层上形成多个第二功能层以形成多个阵列基板；以及在连接区域切割相邻的阵列基板，并切除阵列基板之间的电容线，从而形成多个独立的阵列基板。本发明还提供一种根据该制作方法制作的阵列基板。通过形成电容元件，可以增加形成在导电部分上的电荷释放通道，并存储在导电部分上产生的多余的电荷，降低电弧放电和烧坏导电部分的几率。

技术领域

本发明的实施例涉及一种制作阵列基板的方法，尤其涉及一种通过切割工艺利用单个基板制作多个阵列基板的方法和利用该方法制作的阵列基板。

背景技术

现有技术中，显示装置的液晶面板主要包括阵列基板、与阵列基板对置的彩膜基板、以及设置在彩膜基板和阵列基板之间的液晶层。制作阵列基板的方法主要包括以下步骤：在基板的显示区域形成栅极、与栅极电连接的栅线，在基板的周边线路区域形成共用导线；之后，利用等离子增强化学气相沉积(Plasma Enhanced Chemical Vapor Deposition(PECVD))工艺形成栅极绝缘层；在栅极绝缘层上形成有源层；利用包括刻蚀工艺的构图工艺形成源极和漏极的图案。

在上述步骤中，在利用PECVD工艺形成栅极绝缘层和有源层、以及通过干刻蚀(dryetch)工序形成源极和漏极图案的过程中，由于执行PECVD工艺真空设备等离子体无法保证绝对均匀，加之阵列基板的设计布线的不同，布置在阵列基板的外围的周边线路区域中的密集的金属导线容易发生异常的弧光放电，并烧毁已形成的栅线和数据线，从而造成最终显示面板的产品不良或基板破裂，增大了产品不良率。

在一种解决方案中，通过变更测试导线的线宽，能部分改善弧光放电和烧毁栅线和数据线的状况，但这样会导致出现临近的金属线发生异常放电，引起产品不良和碎片。而且，周边线路区域的设计空间有限，测试导线和共用导线的线宽调整范围受到限制，无法完全防止异常放电发生。

发明内容

本发明的实施例提供一种制作阵列基板的方法和利用该方法制作的阵列基板，可以降低电弧放电和烧坏导电部分的几率。

根据本发明一个发明的实施例，

提供一种制作阵列基板的方法，包括如下步骤：

一种制作阵列基板的方法，其特征在于，包括如下步骤：

形成第一功能层，所述第一功能层包括多个阵列基板区域，相邻的阵列基板区域之间具有连接区域；

在每个所述阵列基板区域上成多个导电部分，所述导电部分从所述阵列基板区域延伸到相应的连接区域，所述导电部分的末端在所述连接区域电连接至电容线，使得两个相邻的阵列基板区域之间的两个电容线彼此面对并形成第一电容元件；

在形成所述导电部分和电容线的第一功能层上形成多个第二功能层以形成多个阵列基板；以及

在连接区域切割相邻的阵列基板，并切除所述阵列基板之间的电容线根据本发明的一种实施例的制作阵列基板的方法，每个所述电容线形成为弯曲的形状。

根据本发明的一种实施例的制作阵列基板的方法，每个所述电容线形成有镂空区域。

根据本发明的一种实施例的制作阵列基板的方法，所述镂空区域包括多个一体连接的网格或者条形栅。

根据本发明的一种实施例的制作阵列基板的方法，所述导电部分包括：

每个所述阵列基板区域的导电部分包括：

多个第一导电部分，与所述阵列基板区域的一个第一电容元件的电容线电连接；以及