[发明专利]一种基于FPGA激光测速仪的信号处理系统及方法在审
申请号: | 201510695808.0 | 申请日: | 2015-10-22 |
公开(公告)号: | CN105277947A | 公开(公告)日: | 2016-01-27 |
发明(设计)人: | 梁文强;周健;聂晓明;樊振方;何鑫 | 申请(专利权)人: | 中国人民解放军国防科学技术大学 |
主分类号: | G01S17/58 | 分类号: | G01S17/58;G01S7/491 |
代理公司: | 北京方圆嘉禾知识产权代理有限公司 11385 | 代理人: | 董芙蓉 |
地址: | 410073 湖*** | 国省代码: | 湖南;43 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 基于 fpga 激光 测速 信号 处理 系统 方法 | ||
技术领域
本发明属于实时多普勒信号处理技术领域,尤其涉及一种基于FPGA激光测速仪的信号处理系统及方法。
背景技术
激光测速仪是利用激光源与目标的相对位移产生的多普勒频移来探测目标的速度信息。激光测速仪相比传统上声波测速、微波测速,具有工作波长短,发散角小,精度高,线性度高,动态响应快等优点。当激光照在运动物体上,被运动物体散射回来的光线相对于入射光线在频率上将会发生一个偏移量即多普勒频移。此频移携带有运动物体的速度信息,能否对此频移进行准确,快速的测量,直接影响着激光测速仪的核心性能。数据处理电路是激光测速仪的核心部分,用于拾取信号,并分析多普勒频移,从而解算出需要的速度信息。此电路是制约测速仪测量精度,测量范围,测量稳定性、测量速度的重要因素,是限制激光测速仪技术发展的重要一环。激光测速仪在高动态环境下测量,测量数据往往具有突发性。先将数据存储然后进行处理,能很好的解决这个问题。但是这会花大量的时间用在数据的存储与提取上,信号处理的整体时间就会拉长。数据突发性与测量实时性就存在矛盾关系,这是激光测速仪信号处理电路存在的一个问题。测量精度是激光测速仪的一个重要指标。传统上采用FPGA与DSP相结合的方式采集与处理数据,能够很好地解决数据处理的精度问题。但是数据在FPGA与DSP之间的流动会耗费大量的时间,且增加数据暴露在外界的机会,数据可靠性下降。所以测量精度与测量时间、数据可靠性之间存在矛盾,这是激光测速仪信号处理电路存在的又一问题。速度测量范围是激光测速仪的又一个重要指标。大的速度测量范围,意味着信号处理器大的频率测量范围。大的频率测量范围意味着采样频率的提高,然而测量精度在一定意义下与采样频率是反比关系,于是测量范围与测量精度又存在着一定的矛盾,这是激光测速仪信号处理电路需要解决的第三个问题。
传统采用FPGA与DSP相结合的方式采集与处理数据,数据流动会耗费大量时间,数据可靠性下降,测量范围较小。
发明内容
本发明的目的在于提供一种基于FPGA激光测速仪的信号处理系统及方法,旨在解决传统采用FPGA与DSP相结合的方式采集与处理数据,数据流动会耗费大量时间,数据可靠性下降,测量范围较小的问题。
本发明是这样实现的,一种基于FPGA激光测速仪的信号处理方法,所述基于FPGA激光测速仪的信号处理方法包括以下步骤:
步骤一,根据反馈采样频率信息采样频率状态量,产生相应频率的时钟,经过模数转换生成数字信号;
步骤二,对数字信号进行加Hanning窗处理,并将12位的数字信号推高到14位,同时记录此时的采样频率产生相应的采样频率状态量;
步骤三,对数字信号进行实时的FFT变换,同时输出运算的状态信息,状态信息包含每次FFT转换的开始与结束信号,此开始与结束信息协调整个程序的运行,采样频率状态量要延时;
步骤四,接收频谱信息,根据FFT转换的开始与结束状态,连续产生每组频谱相应的功率谱,该步骤结束后转到步骤五;
步骤五,根据开始与结束信息,对每组功率谱进行运算,求得功率谱的中心序号峰值序号,将此信息传递;
步骤六,根据运算状态信息开始与结束信息与采样频率状态量,对每组功率谱中心序号峰值序号乘以相应的系数,得到多普勒频率;
步骤七,控制USB通信电路,将多普勒频率传递出去;
步骤八,通过LABVIEW程序接收、校验、存储、显示多普勒信息;
步骤九,频率反馈函数根据得到的FFT转换的开始与结束信息,由反馈的功率谱中心序号决定下一组的数据采样频率,由提供的多普勒频率决定下一运算周期的采样频率,输出下一运算周期的采样频率状态量;
步骤十,将反馈采样频率信息采样频率状态量进行缓存,根据读取的开始与结束信息,当一次组数据开始采集时,释放反馈采样频率信息的采样频率状态量,结束后转到步骤一至此一次循环运算周期结束。
本发明的另一目的在于提供一种所述的基于FPGA激光测速仪的信号处理方法的信号处理系统,所述信号处理系统包括:
降压偏置模块,由两片运算放大器构成,用于对输入的多普勒模拟信号进行降压与偏执偏置,使信号电压满足AD转换芯片的输入范围1-3v;采用模拟电子学的乘法器与加法器电路;
AD采样模块,与降压偏置模块连接,由一片数模转换芯片构成,对经过降压后的模拟信号进行模数转换,得到相应的数字信号给FPGA处理;由电容电阻简单配置后,形成单端输入模式,输出12位的数字信号,最高采样频率为65M,电压输入范围为1V-3V;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国人民解放军国防科学技术大学,未经中国人民解放军国防科学技术大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510695808.0/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种用于发射成像设备的检测器
- 下一篇:二合一推车