[发明专利]一种基于FPGA激光测速仪的信号处理系统及方法

权利要求书

1.一种基于FPGA激光测速仪的信号处理方法，其特征在于，所述基于FPGA激光测速仪的信号处理方法包括以下步骤：

步骤一，根据反馈采样频率信息采样频率状态量，产生相应频率的时钟，经过模数转换生成数字信号；

步骤二，对数字信号进行加Hanning窗处理，并将12位的数字信号推高到14位，同时记录此时的采样频率产生相应的采样频率状态量；

步骤三，对数字信号进行实时的FFT变换，同时输出运算的状态信息，状态信息包含每次FFT转换的开始与结束信号，此开始与结束信息协调整个程序的运行，采样频率状态量要延时；

步骤四，接收频谱信息，根据FFT转换的开始与结束状态，连续产生每组频谱相应的功率谱，该步骤结束后转到步骤五；

步骤五，根据开始与结束信息，对每组功率谱进行运算，求得功率谱的中心序号峰值序号，将此信息传递；

步骤六，根据运算状态信息开始与结束信息与采样频率状态量，对每组功率谱中心序号峰值序号乘以相应的系数，得到多普勒频率；

步骤七，控制USB通信电路，将多普勒频率传递出去；

步骤八，通过LABVIEW程序接收、校验、存储、显示多普勒信息；

步骤九，频率反馈函数根据得到的FFT转换的开始与结束信息，由反馈的功率谱中心序号决定下一组的数据采样频率，由提供的多普勒频率决定下一运算周期的采样频率，输出下一运算周期的采样频率状态量；

步骤十，将反馈采样频率信息采样频率状态量进行缓存，根据读取的开始与结束信息，当一次组数据开始采集时，释放反馈采样频率信息的采样频率状态量，结束后转到步骤一至此一次循环运算周期结束。

2.一种如权利要求1所述的基于FPGA激光测速仪的信号处理方法的信号处理系统，其特征在于，所述信号处理系统包括：

降压偏置模块，由两片运算放大器构成，用于对输入的多普勒模拟信号进行降压与偏执偏置，使信号电压满足AD转换芯片的输入范围1-3v；采用模拟电子学的乘法器与加法器电路；

AD采样模块，与降压偏置模块连接，由一片数模转换芯片构成，对经过降压后的模拟信号进行模数转换，得到相应的数字信号给FPGA处理；由电容电阻简单配置后，形成单端输入模式，输出12位的数字信号，最高采样频率为65M，电压输入范围为1V-3V；

USB通信模块，由一块USB控制芯片组成，屏蔽复杂的USB通信协议，用户只需要对芯片进行简单的配置即可完成USB通信任务；

PC机接收模块，与USB通信模块连接，接收USB传输的数据，进行校验、储存，显示；

FPGA控制模块，与AD采样模块和USB通信模块连接，用于实现组合逻辑功能又可实现时序逻辑。

3.如权利要求2所述的信号处理系统，其特征在于，所述降压偏置模块采用模拟电子学的乘法器与加法器电路，具体连接如下：

电阻R1连接运算放大器U1的正极，电阻R2与电阻R1并联，与运算放大器U1的输出端连接，电阻R3连接放大器U1的负极，运算放大器U1的正极和负极之间并联有两个二极管，电阻R4与其中一个二极管串联；电阻R3连接运算放大器U2的输出端，电阻R5与电阻R3并联，并连接运算放大器U2的负极，运算放大器U2的的正极连接GND端；电阻R6与电阻R5并联；电阻R6与运算放大器U3的输出端和负极连接，运算放大器U3的正极加+2V电压；

运算放大器U1、运算放大器U2和运算放大器U3都加载+5V的双电源；电阻R1＝2K，电阻R2＝2K，电阻R3＝18K，电阻R4＝2K，电阻R5＝10K，电阻R6＝10K。