[发明专利]一种用于TIADC系统时钟失配误差的校准模块及其校准方法

说明书

本发明公布了一种用于TIADC时钟失配误差的校准模块及其校准方法，其特征包括延时模块、减法器模块、时钟采样模块、误差判断模块以及可变延时线模块；以第1个子通道ADC的采样时钟信号作为参考时钟信号，在其余M‑1个子通道ADC的采样时钟信号和M‑1个子通道ADC的采样保持电路之间分别设置有一个时钟校准模块；从而由M‑1个时钟校准模块构成校准模块。本发明适用于任意通道数的TIADC系统校准且适用于整个Nyquist采样频率以内的信号，能简单的获得各通道的时钟失配误差并进行高效的补偿，从而以较小的硬件开销快速准确地实现TIADC的时钟失配误差校准。

技术领域

本发明涉及模拟数字转换领域，更具体地说是一种多通道时间交织模数转换器时钟失配误差校准模块及其校准方法。

背景技术

随着数字信号处理技术在医疗仪器、通信、消费电子等领域的广泛应用，作为连接模拟世界和数字世界之间桥梁的模数转换器显得尤其重要。然而随着深亚微米CMOS工艺向更低电源电压、更小特征尺寸方向发展将使采用传统结构的高精度、高速模数转换器的设计变得越发困难。

多通道时间交叉模数转换器通过并行采集技术可以突破工艺因素带来的限制，使模数转换器的速度成倍的提高，但由于制造过程中工艺的偏差，时间交织ADC的各个子通道间存在各种各样的失配,这些失配会大大降低了ADC的性能。

通道间误差主要包括失调误差、增益误差、时钟失配误差三种。通过调研已有的许多校准算法，不难发现对于失调误差和增益误差的校准已有一定的研究，而对于时间误差的校准，由于其检测的复杂性，使其校准相对困难，已成为当今研究的重点。

在校准时钟失配误差方面，已有多种方法被提出。S.Jamal和D.Fu等人提出的基于相关运算(correlation-based algorithms)对时钟失配误差进行校准(A 10-b 120-Msample/s time-interleaved analog-to-digital converter with digitalbackground calibration)，然而这种方案只适用于两通道的TIADC，无法向更多通道甚至任意通道扩展。Chung-Yi Wang和Jieh-Tsorng Wu等人提出在通道之间做过零检测来提取通道间的时钟失配误差(“A Background Timing-Skew Calibration Technique forTime-InterleavedAnalog-to-Digital Converters”Chung-Yi Wang,Student Member,IEEE,and Jieh-Tsorng Wu,Member,IEEE)，然而这种方案对于输入信号的频率有限制，高频情况下校准效果不理想。Roger Petigny和Hugo Gicquel等人提出增加一个与TIADC子通道精度相似的的参考通道来进行校准(“Background Time Skew Calibration for Time-InterleavedADC Using Phase Detection Method”)，然而这种方案对于参考通道的要求比较高，硬件消耗较高。Arash Shahmansoori等人提出采用DTFT滤波对时钟失配误差进行校准(“Consecutive adaptive blind estimation oftiming offsets for arbitrarychannel time-interleaved ADCs”)，但这种方案只能对各通道的时钟失配误差进行依次校准，校准速率较低。目前已有的方法都存在着不足。

发明内容

本发明为了克服现有技术存在的不足之处，提供一种用于TIADC时钟失配误差的校准模块及其校准方法，以期能够适用于任意通道数的TIADC系统校准且适用于整个Nyquist采样频率以内的信号校准，并能对各通道的时钟失配误差进行高效的补偿，从而以较小的硬件开销快速准确地实现TIADC的时钟失配误差校准。

本发明为解决技术问题采用如下技术方案：