[发明专利]一种用于TIADC系统时钟失配误差的校准模块及其校准方法

权利要求书

1.一种用于TIADC系统时钟失配误差的校准模块，所述TIADC系统是由模数转换模块和数据复合模块构成，所述模数转换模块是由M个采样保持电路和M个子通道ADC组成；所述M个采样保持电路分别由M个采样时钟信号进行控制；所述M个采样时钟信号是由所述TIADC系统的采样时钟通过分频器分频获得的；单个子通道ADC的采样时钟周期是所述TIADC系统的采样时钟周期的M倍；其特征是：

以第1个子通道ADC的采样时钟信号clk1作为参考时钟信号，在其余M-1个子通道ADC的采样时钟信号和M-1个子通道ADC的采样保持电路之间分别设置有一个时钟校准模块；从而由M-1个时钟校准模块构成校准模块；

所述M-1个时钟校准模块中的第i-1个时钟校准模块是由第i-1个延时模块、第i-1个减法器模块、第2i-3个和第2(i-1)个时钟采样模块、第i-1个误差判断模块和第i-1个可变延时线模块组成；2≤i≤M；

所述第i-1个延时模块是将所述参考时钟信号clk1延时i-1次系统的采样时钟周期后，获得第i-1个延时信号clk1_delayi；所述第i-1个延时信号clk1_delayi与第i子通道ADC的理想采样时钟信号对齐；

所述第i-1个减法器模块是将所述第i-1个延时信号clk1_delayi与第i个采样时钟信号clki做减法运算后，获得第i-1个输出信号outi；

所述第2i-3个时钟采样模块是利用所述第i-1个延时信号clk1_delayi对所述第i-1个输出信号outi进行采样，获得的采样输出信号outi1传递给所述第i-1个误差判断模块；所述第2(i-1)个时钟采样模块是利用所述第i个采样时钟信号clki对所述第i-1个输出信号outi进行采样，获得的采样输出信号outii传递给所述第i-1个误差判断模块；

所述第i-1个误差判断模块对所述采样输出信号outi1和outii进行对比，判断第i个子通道ADC的时钟失配误差正负情况，从而获得第i-1个判断信号choosei；

所述第i-1个可变延时线模块根据所述第i-1个判断信号choosei采用可变延时线的控制方式对第i个采样时钟信号clki的时钟失配误差进行补偿；从而获得第i个子通道ADC的校准信号clki_out；

所述校准模块将M-1个子通道ADC的校准信号依次输出给所述模数转换模块；

所述模数转换模块根据所接收的参考时钟信号clk1和M-1个子通道ADC的校准信号对模拟输入信号X(t)进行采样，从而获得M个子通道ADC的输出结果；

所述数据复合模块将所述模数转换模块的M个输出结果进行合并，从而获得一路数字输出信号Y(n)。

2.一种用于TIADC系统时钟失配误差的校准方法，其特征是按如下步骤进行：

步骤1、定义所述TIADC系统的采样时钟为clk，所述采样时钟clk的时钟周期为Ts，通过分频器对所述采样时钟clk进行分频后，获得的M个时钟信号分别为clk1、clk2…clki…clkM，即：

第1个子通道ADC的采样时钟为clk1；

第2个子通道ADC的采样时钟为clk2；

第i个子通道ADC的采样时钟为clki；

第M个子通道ADC的采样时钟为clkM；

步骤2、对所述第1个子通道ADC的采样时钟clk1分别进行i-1次时钟周期Ts的延时，2≤i≤M，从而获得M-1个延时信号分别为：

第1个延时信号为clk1_delay2；

第2个延时信号为clk1_delay3；

第i-1个延时信号为clk1_delayi；

第M-1个延时信号为clk1_delayM；

步骤3、将所述第1个延时信号clk1_delay2与所述第2个子通道ADC的采样时钟clk2进行减法运算的输出为out2；

将所述第2个延时信号clk1_delay3与所述第3个子通道ADC的采样时钟clk3进行减法运算的输出为out3；

将所述第i-1个延时信号clk1_delayi与所述第i个子通道ADC的采样时钟clki进行减法运算的输出为outi；

将所述第M-1个延时信号clk1_delayM与所述第M个子通道ADC的采样时钟clkM进行减法运算的输出为outM；

步骤4、将所述第1个延时信号和所述第2个子通道ADC的采样时钟clk2对所述减法运算的输出out2进行时钟采样，获得的结果为out21和out22；

将所述第2个延时信号和所述第3个子通道ADC的采样时钟clk3对所述减法运算的输出out3进行时钟采样，获得的结果为out31和out33；

将所述第i-1个延时信号和所述第i个子通道ADC的采样时钟clki对所述减法运算的输出outi进行时钟采样，获得的结果为outi1和outii；

将所述第M-1个延时信号和所述第M个子通道ADC的采样时钟clkM对所述减法运算的输出outM进行时钟采样，获得的结果为outM1和outMM；

步骤5、将所述第2i-3个和第2(i-1)个时钟采样输出结果outi1和outii进行对比，判断所述第i个子通道ADC的采样时钟clki是否存在时钟失配误差，

若outi1＝1且outii＝0，则表示所述第i个子通道ADC的采样时钟clki存在正时钟失配误差，并输出choosei＝1；

若outi1＝0且outii＝-1，则表示所述第i个子通道ADC的采样时钟clki存在负时钟失配误差，并输出choosei＝-1；

若outi1＝0且outii＝0，则表示所述第i个子通道ADC的采样时钟clki不存在时钟失配误差，并输出choosei＝0；

步骤6、若choosei＝1，则将所述第i个子通道ADC的采样时钟clki减去一个单位延时后输出校准信号clki_out；

若choosei＝-1，则将所述第i个子通道ADC的采样时钟clki增加一个单位延时后输出校准信号clki_out；

若choosei＝0，则保持所述第i个子通道ADC的采样时钟clki并直接输出；从而获得更新的M-1个采样时钟信号；

步骤7、以参考信号clk1和更新的M-1个采样时钟信号作为新的M个时钟信号，并返回步骤1顺序执行，从而实现所述TIADC系统时钟失配误差的校准。