[发明专利]金属栅极器件形成方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及先进集成电路制造中的HKMG形成技术及通过应力改善器件性能的技术。更具体地说，本发明涉及一种金属栅极器件形成方法。

背景技术

随着CMOS集成电路制造工艺的发展以及关键尺寸的缩小，很多新的方法被运用到器件制造工艺中，用以改善器件性能。在MOS晶体管器件和电路制备中，最具挑战性的是传统CMOS器件在缩小的过程中由于SiO2栅氧化层介质厚度减小带来的高的栅极漏电流。至28nm以下技术结点，氧化硅(k＝3.9)或SiON栅极介质已经完全不能满足需求，HKMG(highkmetalgate，高介电常数金属栅极)工艺成为主流，具有较高介电常数的氧化铪成为主要的栅极介质材料(k>20)。由于阈值电压的要求，NMOS和PMOS需要使用不同的功函数金属。

在当前主流的HKMG工艺流程中，在金属硅化物形成之后：沉积一层氮化硅薄膜(一般厚度200-500A)作为后续化学机械研磨过程中的停止层，再沉积氧化硅作为层间填充介质；通过化学机械研磨工艺，将NMOS和PMOS区域的多晶硅栅极暴露出来。在这个过程中多晶栅极上面的氮化硅被去除；去除虚设的多晶硅栅极(dummypolygate)，通常是湿法刻蚀的方式；形成highk介质,TiN阻挡层以及NMOS区域的功函数调制金属NeWF；通过光刻和刻蚀工艺去除PMOS区域的功函数调制金属NeWF；沉积PMOS区域的功函数调制金属PeWF；通过光刻和刻蚀工艺去除沉积在NMOS区域的PeWF金属；金属铝填充；化学机械研磨去除多余的金属，然后再沉积一定厚度的氧化硅；进行后续接触通孔形成等工艺。

需要注意的是，对于上述步骤中的使用的氮化硅薄膜，在传统的多晶-氧化硅MOS器件中，通常会需要高应力的氮化硅薄膜，例如NMOS上可以使用高张应力的氮化硅薄膜，PMOS上可以选择高压应力的氮化硅薄膜，以提高器件的电性能。实际应用中，为了避免使用两种应力氮化硅造成制程过于复杂，很多选择高张应力氮化硅薄膜作为所谓的接触孔刻蚀停止层(ContactEtchStopLayer，CESL)，能够有效提高NMOS的电性能。高应力氮化硅薄膜由于能够有效提高MOS管载流子迁移率，进而提高器件运行速度，因此被引入到集成电路制造工艺中。

但是对于采用传统制造工艺的HKMG器件，在上述步骤中所形成的氮化硅薄膜，会在化学机械研磨工艺中被破坏(多晶硅栅极上的氮化硅被完全去除)，也就是说这层氮化硅已经不具备完整性，即使在这里使用高应力的氮化硅薄膜，对器件电性能的影响也很有限。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种金属栅极器件形成方法，能够在器件上形成完整的高应力氮化硅的接触孔刻蚀停止层CESL，有利于提高器件的电性能。

为了实现上述技术目的，根据本发明，提供了一种金属栅极器件形成方法，包括依次执行下述步骤：在形成有通过浅沟槽隔离隔开的NMOS区域和PMOS区域的硅片上形成金属硅化物；依次沉积第一氮化硅薄膜和研磨停止层；沉积第一介质层以覆盖研磨停止层；通过化学机械研磨，将NMOS和PMOS区域的多晶硅虚设栅极暴露出来，并且将暴露出的多晶硅虚设栅极去除；在去除多晶硅虚设栅极之后的凹槽中填充高介电常数介质层和金属栅极；去除所述第一介质层和研磨停止层；生长高应力氮化硅薄膜，然后生长作为层间介电材料的氧化硅介质薄膜。

优选地，所述金属栅极器件的金属栅极是高介电常数金属栅极。

优选地，所述第一氮化硅薄膜的厚度为30-100A。

优选地，研磨停止层的材料非晶硅。

优选地，研磨停止层的厚度为100-500A。

优选地，第一介质层的材料是非晶碳。

优选地，采用湿法刻蚀将暴露出的多晶硅虚设栅极去除。

优选地，高介电常数介质是HfO2。

优选地，氧化硅介质薄膜的厚度为2000-5000A。

优选地，氮化硅薄膜的厚度为100-400A，氮化硅薄膜为高张应力氮化硅薄膜或高压应力氮化硅薄膜。