[发明专利]对准精度测量的图形结构

说明书

本发明公开了一种对准精度测量的图形结构，所述对准精度测量的图形结构至少包括被对准图形的外框及对准图形的内框，其中，所述被对准图形的外框及对准图形的内框为八角形结构；应用了前述的对准精度测量的图形结构的多层间对准测量方法，其至少包括以下步骤：形成第一层外部被对准记号；旋转一定角度后形成第二层外部被对准记号；形成第三层八角形内部对准记号。采用本发明的对准精度测量的图形结构通过收集更多矢量值，优化对准模型，计算出高阶系数，提高补偿值的准确性、稳定性、可靠性，去除了对准过程中的冗余，提高了对准精度；同时，可进行多层次之间对准精度量测，节省切割道占用空间；以及减小先进技术Double Patterning光刻层对准误差的效果。

技术领域

本发明涉及半导体制造，特别是涉及一种对准精度测量的图形结构、多层间对准测量方法以及补偿模型的计算方法。

背景技术

光刻技术伴随集成电路制造工艺的不断进步，线宽的不断缩小，半导体器件的面积正变得越来越小，半导体的布局已经从普通的单一功能分离器件，演变成整合高密度多功能的集成电路；由最初的集成电路，随后到大规模集成电路、超大规模集成电路，直至今天的特大规模集成电路，器件的面积进一步缩小，功能更为全面强大。考虑到工艺研发的复杂性、长期性和高昂的成本等等不利因素的制约，如何在现有技术水平的基础上进一步提高器件的集成密度，缩小芯片的面积，在同一枚硅片上尽可能多地得到有效的芯片数，从而提高整体利益，将越来越受到芯片设计者以及芯片制造商的重视。其中，光刻工艺就担负着关键的作用，对于光刻技术而言，分辨率和对准精度是其中的重中之重。

另一方面，随着晶圆的尺寸增加，对制造工艺的要求也越发增加，光刻的层与层对准精度遂成为制造业界一项巨大的挑战，从原本的8寸晶圆增加到现在的12寸晶圆，在整片晶圆对准稳定性的要求保持不变甚至更高的情况下，还要减小对准偏移值，设计难度可想而知，所以业界急需一种新的方法来减小偏移值误差，保证测量的精度、稳定性、可靠性等。

多层图形技术(Double Patterning)能够有效地降低制作小尺寸图形的难度，并藉此获得了广泛认同，其典型的工艺包括但不限于光刻-光刻-蚀刻(litho-litho-etch，简称LLE)、光刻-蚀刻-光刻-蚀刻(litho-etch-litho-etch，简称LELE)等。其中，LLE是指两次曝光不同的光刻胶，一次显影完成两层的叠加，而后研发出了LELE，其类似于表面成像转移技术，即先在薄的光刻胶上形成图形，再通过刻蚀将预先淀积好的薄的硬掩膜刻蚀掉，将第一次图形转移至硬掩膜上，再与第二次的光刻胶共同作为掩膜层形成目标图形，避免了LLE中两次光刻胶的相互作用。

对准精度测量通常是在上下两个光刻层的图形中各放置一个对准精度测量图形，通过测量两个对准图形的相对位置的偏差，来保证两层光刻图形之间的对准。常用的对准精度测量图形包括内外框型(box-in-box)和内外条型(bar-in-bar、frame-in-frame)，如图1所示即为内外框型对准精度测量图形，如图2所示为内外条形对准精度测量图形。

目前如前所述的对准精度测量图形被广泛应用于业界，但是随着半导体技术的大跃进式发展，现有技术的此种固有图形存在诸多弊端：

首先，现有技术的对准精度测量图形无法在实际生产过程中通过在线测量的方式获得更高阶的补偿值，补偿精确度有待提高，且如需进行高阶补正则需要线下进行整片晶圆的测量收集数据后经曝光机厂商计算后导入相关程式，操作复杂度较高；

其次，现有技术的对精度准测量图形的摆放占据比较多的版图设计空间，在2合1、4合1、N合1的掩模版上，切割道的空间会越来越小，但是所需测试图形却无法减少，进而使得掩模版在出版前不得不舍弃一些测试图形，小客户的版图设计与出版也会受限于此；

然后，现有技术的对准精度测量图形在不增加额外前层对准图形数量的情况下，无法进行跨层次之间的对准精度量测，比如当第二层次对第一层次对准有偏差的情况下，那么无法再使用第三层次直接对一层次的方式进行校准，而只能继续对准已经存在偏差的第二层次；