[发明专利]基于BIST的3D SRAM中TSV开路测试方法

说明书

技术领域

本发明涉及IC测试领域，具体涉及一种基于BIST的3DSRAM中TSV开路测试方法。

背景技术

基于3D-IC技术的3DSRAM比平面设计更有利于高性能设计，一直是以Intel和IBM为首的微处理器生产商、国内外许多著名大学以及科研机构、研究中心的重点研发项目。

对于超大容量存储器而言，电路中将使用大量的硅通孔(ThroughSiliconVia,简称TSV)，其密度将达到每平方毫米数以万计。数据显示，1Gb的3DSRAM大约有1.5百万个TSV，由于TSV的制造工艺尚未成熟，使得TSV容易出现开路故障。相关研究表明，规模为10⁴个TSV的芯片中出现TSV失效的概率为63.214％，严重影响3D芯片的良品率，因此TSV的测试技术是3D-IC中最急需解决的问题。

如图1所示，目前的3DSRAM结构包括垂直放置的多个存储阵列，且用TSV代替原有互连线充当字线和位线，垂直放置的多个存储阵列通过TSV连接到底层的外围电路(字线译码电路、预充电路、敏放电路以及输入输出电路等)，这种结构不仅可以缩短全局互连线长度以及减小互连延迟，而且还极大地增加了访问带宽。现有的3DSRAM的测试主要包括两个部分：一个是3DSRAM存储器自测试；另一个是TSV自测试。

1、3DSRAM存储器自测试。

现有的3DSRAM存储器测试方法基本上是采用传统的内建自测试(BIST)方式，这种方式只针对管芯(Die)或者芯片内部的部件进行测试，并没有考虑互连介质TSV的测试，一旦TSV存在故障时，测试电路能够探测到芯片存在故障，但是不能定位到具体的故障位置，即无法区分是存储器自身故障还是互连介质TSV的故障，传统BIST电路的结构如图4所示。

2、TSV自测试。

如果要定位TSV的故障就需要TSV专用测试电路。TSV的这种测试方式虽然能够探测TSV的故障，但这种测试方式需要特定的测试电路来实现，从而增加了额外的面积开销，且增加了电路设计复杂度。例如：作者Shi-YuHuang等借鉴I/O漏电流测试的思想提出了一种基于可编程延迟线的TSV漏电流测试方法才用了数模混合的TSV专用测试电路，其TSV专用测试电路的面积为0.01083mm²。作者余乐等提出了一种基于TSV缺陷电阻端电压的检测电路，其TSV专用测试电路的面积为0.0003325mm²。作者刘海斌提出了将TSV开路故障和TSV短路故障分开来测试，分别为：基于电压比较的TSV开路故障测试方法和基于脉宽测量的TSV短路测试方法，其TSV专用测试电路的面积为0.008745mm²。

综上所述，现有的3DSRAM自测试方法还不能同时检测出存储体故障和互连介质TSV的故障，如需同时检测出TSV故障，则需要添加TSV专用测试电路，这无疑增加了额外的面积开销，同时增加了电路设计复杂度。

发明内容

本发明要解决的技术问题是：针对现有技术存在的上述问题，提供一种能够在不使用TSV专用测试电路且不增加额外面积开销的情况下达到探测TSV开路故障的目的，电路设计复杂度低、测试效率高的基于BIST的3DSRAM中TSV开路测试方法。

为了解决上述技术问题，本发明采用的技术方案为：

一种基于BIST的3DSRAM中TSV开路测试方法，步骤包括：

1)确定3DSRAM中每一种TSV开路故障的March元素，所述March元素包括用于对存储单元进行遍历的升降序遍历方式及读写操作；

2)生成包含每一种TSV开路故障对应March元素的测试向量；

3)通过BIST电路基于所述测试向量从起始地址开始对3DSRAM的所有存储单元进行遍历式读写操作，当执行到某一种TSV开路故障对应的March元素时，如果某个测试地址X的读取结果与March元素中的期望测试数据不相同，则判定与测试地址X相连的TSV有故障，针对发生故障的TSV进行错误标识并记录当前执行March元素对应的故障类型及TSV故障地址；当完成所有存储单元的遍历式读写操作后，跳转执行下一步；

4)输出所有发生故障的TSV的错误标志及其TSV故障地址。