[发明专利]绝缘栅双极型晶体管及其制备方法

说明书

技术领域

本发明涉及半导体器件技术领域，具体涉及一种绝缘栅双极型晶体管及其制备方法，特别是能防止击穿电压降低，减少导通电压降，提高工作效率的绝缘栅双极型晶体管及其制备方法。

背景技术

随着IT技术的发展，各个领域对高性能电力半导体元件的需求都在增加。其中绝缘栅双极型晶体管(InsulatedGateBipolarTransistor,IGBT)作为新型电力半导体场控自关断器件，集功率MOSFET的高速开关性能与双极性器件（BJT）的大电流驱动能力、低正向电压降和优秀的正向传导性能于一体，具有耐高压、承受电流大等优点，在各种电力变换中获得极广泛的应用。

如图1所示，现有技术的绝缘栅双极型晶体管的下端是集电极，上端是发射极和栅极，由N+发射极、P基极、N漂移区和栅极构成的MOSFET，以及由P基极、N漂移区和P集电极构成的PNPBJT连接而成，现有技术的绝缘栅双极型晶体管，当在集电极施加一个负偏压并低于门限值时，N漂移区和P+之间创建的J1结就会受到反向偏压控制，此时，耗尽层则会向低掺杂浓度的N漂移区扩展。这个耗尽层的区域越大，能支持的击穿电压就越高，IGBT管在关断时就能阻抗高电压。当栅极和发射极短接并在集电极端子施加一个正电压时，N漂移区和P基区之间的J2结受反向电压控制，此时，仍然是由N漂移区中的耗尽层承受外部施加的电压。

上述绝缘栅双极型晶体管应具有以下特征：关断时的可承受的阻断电压，即击穿电压提高，同时导通压降减少。然而，电力半导体的击穿电压和导通损耗是此消彼长的权衡关系，为了解决这一问题，开发出了在低掺杂浓度的N-漂移区插入P型浮岛的FLIMOS（FloatingIslandMOS）。最大电场强度向浮岛和P基区分散，可以提高既有的掺杂浓度，减少JFET区的阻抗。但是，在高电压状态下采用FLIMOS时，会发生因为漂移区的扩大，存在导通阻抗增大，而且制造成本也会增加的问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种绝缘栅双极型晶体管及其制备方法，旨在防止绝缘栅双极型晶体管击穿电压下降，减少导通压降，以提高IGBT元器件在高电压领域应用时的可靠性。

本发明的技术方案如下：

一种绝缘栅双极型晶体管，包括半导体衬底；在所述半导体衬底的正面外延生长成的N-漂移区；在上述N-漂移区上制备形成包括栅极和发射极的上部端子；在所述半导体衬底的背面形成集电极的下部端子；在所述N-漂移区内部至少形成一个P型浮岛。

本发明公开的绝缘栅双极型晶体管通过在N-漂移区插入浮岛结构的P层，提高N-漂移区浓度，从而防止击穿电压下降，减少导通压降，以达到提高半导体性能的效果。

本发明还公开了上述绝缘栅双极型晶体管的制备方法，包括步骤：

S01、准备P型衬底，在所述P型衬底上外延生长形成预定厚度的N-漂移区；

S02、在所述N-漂移区上喷涂光刻胶，进行光刻加工；在光刻胶喷涂处注入硼离子，形成至少一个浮岛结构的P层；

S03、在所述浮岛结构的P层的N-漂移区，通过外延生长再形成一个N-漂移区；

S04、在所述再形成的N-漂移区上形成包括发射极和栅极的上部端子，在所述P型衬底的背面形成包括集电极的下部端子。

进一步的，所述外延生长是将P型衬底置于超高真空腔中，将需要生长的单晶物质加热到预定温度，使其以分子流射出，在P型衬底上生长出单晶层。

上述绝缘栅双极型晶体管的制备方法，包括步骤：

S11、提供一个N型半导体材料制成的N型衬底；

S12、将光刻胶溶液喷涂到所述N型衬底表面，定义需要注入的区域，进行光刻加工；然后使用离子注入法将硼离子嵌入衬底中，形成至少一个浮岛结构的P层；

S13、在所述浮岛结构的P层的N型衬底表面，外延生长形成一层N-漂移区；

S14、在所述外延生成的N-漂移区上形成包括发射极和栅极的上部端子；然后，通过CMP工艺对所述N型衬底的背面进行减薄/抛光，形成包括P型集电极的下部端子。

上述绝缘栅双极型晶体管的制备方法，包括步骤：

S21、提供预定掺杂浓度的N型半导体材料制成的第一衬底；

S22、在所述第一衬底表面上形成一层光刻胶薄膜，进行光刻加工，接着，用离子注入法将高能硼离子嵌入第一衬底中，形成至少一个浮岛结构的P层；

S23、提供与所述第一衬底掺杂浓度相同的第二衬底，将第二衬底与所述第一衬底黏着键合形成N-漂移区；