[发明专利]非挥发性存储器

说明书

本发明公开一种非挥发性存储器，包括基底、浮置栅极晶体管、选择晶体管与应力释放晶体管。浮置栅极晶体管、选择晶体管与应力释放晶体管设置于基底上且彼此串接。应力释放晶体管位于浮置栅极晶体管与选择晶体管之间。所述非挥发性存储器可有效地降低选择晶体管所承受到的应力。

技术领域

本发明涉及一种存储器，且特别是涉及一种非挥发性存储器。

背景技术

当半导体进入深次微米(Deep Sub-Micron)的制作工艺时，元件的尺寸逐渐缩小，对于存储器元件而言，也就是代表存储单元尺寸愈来愈小。另一方面，随着信息电子产品需要处理、存储的数据日益增加，在这些信息电子产品中所需的存储器容量也就愈来愈大。对于这种尺寸变小而存储器容量却需要增加的情形，如何制造尺寸缩小、高集成度，又能兼顾其品质的存储器元件是产业的一致目标。

非挥发性存储器元件由于具有使存入的数据在断电后也不会消失的优点，所以已成为个人电脑和电子设备所广泛采用的一种存储器元件。

一种现有的非挥发性存储器，由选择晶体管与浮置栅极晶体管所构成。由于只需要形成一层多晶硅，因此此种非挥发性存储器的制作工艺可以与互补式金属氧化物半导体晶体管的制作工艺整合在一起，而能够减少制造成本。

然而，在现有的非挥发性存储器中，一般是采用输入输出元件来作为选择晶体管，因此无法以低电力(low power)与高速(high speed)的方式进行操作非挥发性存储器。

此外，若为了达成低电力与高速操作，而采用逻辑元件(core device)来作为选择晶体管，则在对非挥发性存储器进行程式化操作与抹除操作时，会对导致选择晶体管承受过大应力(stress)，而造成氧化层击穿(oxide breakdown)的情况。

发明内容

本发明的目的在于提供一种非挥发性存储器，其可有效地降低选择晶体管所承受到的应力。

为达上述目的，本发明提出一种非挥发性存储器，包括基底、浮置栅极晶体管、选择晶体管与应力释放晶体管。浮置栅极晶体管、选择晶体管与应力释放晶体管设置于基底上且彼此串接。应力释放晶体管位于浮置栅极晶体管与选择晶体管之间。

依照本发明的一实施例所述，在非挥发性存储器中，浮置栅极晶体管、选择晶体管与应力释放晶体管例如是通过共用掺杂区而进行串接。

依照本发明的一实施例所述，在非挥发性存储器中，浮置栅极晶体管包括浮置栅极、第一掺杂区、第二掺杂区与第一介电层。浮置栅极设置于基底上。第一掺杂区与第二掺杂区分别设置于浮置栅极两侧的基底中。第一介电层设置于浮置栅极与基底之间。选择晶体管包括选择栅极、第三掺杂区、第四掺杂区与第二介电层。选择栅极设置于基底上。第三掺杂区与第四掺杂区分别设置于选择栅极两侧的基底中。第二介电层设置于选择栅极与基底之间。应力释放晶体管包括应力释放栅极、第二掺杂区、第三掺杂区与第三介电层。应力释放栅极设置于基底上。第二掺杂区位于浮置栅极与应力释放栅极之间，且第三掺杂区位于选择栅极与应力释放栅极之间。第三介电层设置于应力释放栅极与基底之间。

依照本发明的一实施例所述，在非挥发性存储器中，应力释放栅极下方的通道长度例如是小于输入输出元件(I/O device)的设计规则(design rule)的最小通道长度。

依照本发明的一实施例所述，在非挥发性存储器中，第一介电层的厚度例如是大于第二介电层的厚度。

依照本发明的一实施例所述，在非挥发性存储器中，第三介电层的厚度例如是大于第二介电层的厚度。

依照本发明的一实施例所述，在非挥发性存储器中，第二掺杂区与第三掺杂区例如是浮置掺杂区。

依照本发明的一实施例所述，在非挥发性存储器中，第一掺杂区至第四掺杂区例如是相同的导电型。