[发明专利]一种SOI基的PN结建模方法

说明书

本发明提供了一种基于SOI的PN结建模方法，包括：a)根据PN结上所加偏压的范围，将PN结的工作区域分为三个阶段，分别为：第一阶段，其中PN结上所加的偏压大于第一阈值电压V₁；第二阶段，其中PN结上所加的偏压小于第一阈值电压V₁且大于第二阈值电压V₂；第三阶段，其中PN结上所加的偏压小于第二阈值电压V₂；b)对处于上述三个阶段的PN结分别建模，其中，构造第一阶段函数C₁(x)和第三阶段函数C₃(x)分别对处于第一阶段和第三阶段的PN结进行拟合；构造第二单调函数C₂(x)对处于第二阶段的PN结的电容进行拟合，该函数满足:C₂(V₁)＝C₁(V₁)；C₂(V₂)＝C₃(V₂)。本发明能够准确的对注入不到底的SOI基PN结的底面结电容进行拟合。

技术领域

本发明涉及IC器件提参建模领域，尤其涉及一种SOI基的PN结建模方法。

背景技术

随着集成电路技术的发展和越来越广泛的应用，集成电路设计时必须考虑其高可靠性、高性能、低成本的要求，人们对IC CAD软件统计容差分析、优化设计、成品率、成本分析及可靠性预测的功能和精度要求也越来越高。

PN结不仅仅是一种常用器件，而且MOSFET中一般都存在寄生的源体PN结和漏体PN结，所以PN结模型的精度直接影响了电路仿真的精度，有必要对PN结的模型加以研究。

基于SOI的PN结与传统的基于体硅的PN结有所不同，由于SOI的硅膜较薄，当注入到底(即注入与BOX相接)时，如图1(a)所示，该器件不存在底面结，只有侧面结，这种情况下用普通的PN结模型就可以拟合(只要设置底面结电容参数为0即可)。而对于注入不到底的SOI基PN结，如图1(b)所示，其底面结不为0，但是当电压加到一定程度后，PN结的耗尽区与BOX层会相接，此时如果继续增大电压，底面结便不会再表现出电容特性。对于这种PN结，目前还没有较好的模型能够对其拟合，特别是没有一种能够很好的表征注入不到底的SOI基PN结底面结电容随着所加电压的变化而产生变化这一过程。

发明内容

为了有效的解决上述问题，本发明提供了一种SOI基的PN结建模方法，该方法能够准确的对注入不到底的SOI基PN结的底面结电容进行拟合。该方法包括：

a)根据PN结上所加偏压的范围，将PN结的工作区域分为三个阶段，分别为：

第一阶段，其中PN结上所加的偏压大于第一阈值电压V₁；

第二阶段，其中PN结上所加的偏压小于第一阈值电压V₁且大于第二阈值电压V₂；

第三阶段，其中PN结上所加的偏压小于第二阈值电压V₂；

b)对处于上述三个阶段的PN结分别建模，其中，

构造第一阶段函数C₁(x)和第三阶段函数C₃(x)分别对处于第一阶段和第三阶段的PN结进行拟合；

构造第二单调函数C₂(x)对处于第二阶段的PN结的电容进行拟合，该函数满足:

C₂(V₁)＝C₁(V₁)；

C₂(V₂)＝C₃(V₂)。