[发明专利]光掩模坯

说明书

技术领域

本发明涉及作为光掩模的原料的光掩模坯(photomaskblank)，该光掩模用于半导体集成电路、电荷耦合器件(CCD)、液晶显示器(LCD)滤色器、磁头等的微细加工。

背景技术

在最近的半导体加工技术中，向大规模集成电路的更高集成的趋势尤其对电路图案的微型化产生不断增长的需求。对于构建电路的配线图案的尺寸的进一步减小以及对于用于构建单元的层间连接的接触孔图案的微型化的需求不断增加。因此，在形成这样的配线图案和接触孔图案的光刻法中使用的带有电路图案的光掩模的制造中，也需要能够进行更精细电路图案的精确写入的技术以满足微型化需求。

为了在光掩模基板上形成更高精度的光掩模图案，最优先的是在光掩模坯上形成高精度抗蚀剂图案。由于在实际加工半导体基板中采用的光刻法包括缩小投影(reductionprojection)，光掩模图案具有实际需要的图案尺寸的约4倍的尺寸，但精度要求并没有相应地缓和。反而要求作为原型的光掩模具有比曝光后获得的图案精度高的精度。

进而，在目前盛行的光刻法中，被写入的电路图案具有比使用的光的波长小得多的特征尺寸。如果使用只为电路特征的四倍放大率的光掩模图案，由于在实际的光刻操作中发生的光学干涉等的影响，无法将完全对应于光掩模图案的形状转印于抗蚀剂膜。为了减轻这些影响，一些情况下，要求将光掩模图案设计为比实际的电路图案更复杂的形状，即，通过应用所谓的光学近邻效应修正(OPC)等而得到的形状。因此，目前，用于得到光掩模图案的光刻技术也要求更高精度的加工方法。有时用最大分辨率表示光刻性能。关于分辨率限度，要求光掩模加工步骤中涉及的光刻法具有如下的最大分辨率精度，其等于或大于使用光掩模的半导体加工步骤中涉及的光刻法所必需的分辨率限度。

由在透明基板上具有光学膜(例如，遮光膜或相移膜)的光掩模坯，通常通过在该坯上涂布光致抗蚀剂膜，使用电子束写入图案，和显像以形成抗蚀剂图案，从而形成光掩模图案。使用得到的抗蚀剂图案作为蚀刻掩模，于是将该光学膜蚀刻成光学膜图案。在将光学膜图案微型化的尝试中，如果以与微型化尝试前的现有技术相同的水平保持抗蚀剂膜的厚度的同时进行加工，称为纵横比的膜厚度与特征宽度之比变得较高。结果，使抗蚀剂图案轮廓劣化以防止有效的图案转印，一些情况下，能够发生抗蚀剂图案坍塌或剥离。因此，需要根据微型化的程度来使抗蚀剂膜的厚度减小。但是，随着抗蚀剂膜变得较薄，在光学膜的干蚀刻的过程中抗蚀剂图案更容易损坏，不希望地导致转印的图案的尺寸精度的降低。

使用较薄的抗蚀剂膜制备高精度光掩模的一种已知的方法包括形成与光学膜(例如，遮光膜或半色调相移膜)分开的膜作为加工辅助膜。具体地，在抗蚀剂膜与光学膜之间形成硬掩模膜(hardmaskfilm)，将抗蚀剂图案转印于该硬掩模膜，然后使用得到的硬掩模图案进行光学膜的干蚀刻。JP-A2007-241060(专利文献1)公开了采用其形成较精细图案的例示方法。为了建立较精细的光刻技术，尽管较薄的膜，遮光膜由能够遮蔽ArF准分子激光的硅化合物和过渡金属的材料形成，并且将铬系材料膜用作用于加工遮光膜的硬掩模膜，由此较高精度的加工变得可能。JP-A2010-237499(专利文献2)也公开了与专利文献1同样构成的光掩模，其中硬掩模膜为多层结构以致可使其沉积过程中引入的应力减轻以由此防止光掩模的制备过程中加工精度的任何降低。

引用列表

专利文献1：JP-A2007-241060

专利文献2：JP-A2010-237499

专利文献3：JP-AH07-140635

发明内容

根据浸入式光刻法、双重图案化法等的引入，确实地将使用ArF准分子激光的光刻法的技术的寿命周期延长到作为半导体加工标准的20-nm结点(node)。存在ArF光刻法将应用于更精细结构的可能性。对于形成这样的精细图案的光掩模，自然使允许的误差减小并且高精度图案化是必要的。为了形成较精细的图案，转而必须使抗蚀剂膜较薄。于是使用硬掩模膜的掩模加工技术变得更为有用，可能需要其进一步改进。

例如，使用抗蚀剂图案对硬掩模膜自身加工时，重要的考虑之一是改善加工精度。在其下方的膜的蚀刻时，也将铬系材料的硬掩模膜蚀刻，以使厚度逐渐减小。如果在将其下方的膜形成为所需的图案前硬掩模膜消失，则会将在硬掩模膜下方的所需图案中残留的膜部分蚀刻掉，以致不能形成所需的图案。