[发明专利]一种功率MOS器件

说明书

技术领域

本发明属于功率半导体器件技术领域，涉及一种具有可集成特性的功率MOS器件。

背景技术

功率MOSFET(Metal Oxide Semiconductor Filed-Effect Transistor)需要长的漂移区和低的漂移区掺杂浓度以实现高的耐压，这使得比导通电阻R_on.sp和耐压BV之间存在R_on,sp∝BV^2.3～2.6的关系，即硅极限。因此，随着器件耐压增加，比导通电阻呈指数趋势上升，功耗大大增加。

利用高K(K为相对介电系数)介质来提高器件性能的思想被提出，这种结构能够缓解超结中的电荷非平衡问题。在反向耐压时，高K介质可以辅助耗尽漂移区，优化器件的电场分布。这不仅能够提高漂移区浓度，降低比导通电阻；同时，器件的耐压也得到提高。相关文献(X.B.Chen.superjunction voltage sustaining layer with alternating semiconductor and high-K dielectric regions.U.S.Patent 7,230,310B2,jun.12,2007)

功率VDMOS的器件具有可并联产生大电流和元胞尺寸小的特点，且器件的元胞尺寸不随耐压的增加而增加。利用高K介质提高器件的掺杂浓度，可以显著降低器件的Ron.sp。但功率VDMOS的应用中存在不可集成的问题，限制了功率VDMOS在功率集成电路中的运用。

功率LDMOS具有易于集成的特点，广泛应用于功率集成电路中。然而，与功率VDMOS相比，功率LDMOS的轻掺杂漂移区长度随击穿电压的升高而增长，导致芯片面积等比例增加，使得LDMOS具有大的比导通电阻。

发明内容

本发明所要解决的，就是针对上述问题，为缓解功率MOS器件耐压与比导通电阻的矛盾关系，提出一种功率MOS器件。

为实现上述目的，本发明采用如下技术方案：

一种功率MOS器件，如图1所示，包括第二导电类型半导体衬底1和位于第二导电类型半导体衬底1上表面的第一导电类型重掺杂半导体漏区61；所述第一导电类型重掺杂半导体漏区61上表面两端具有第一导电类型重掺杂半导体漏延伸区62；所述第一导电类型重掺杂半导体漏延伸区62之间具有多个并联的元胞结构；所述第一导电类型重掺杂半导体漏延伸区62与元胞结构之间具有介质槽5，所述介质槽5中填充有第一介质层；所述元胞结构包括栅极结构、第一导电类型半导体漂移区2和第二导电类型半导体体区3；所述第一导电类型半导体漂移区2和第二导电类型半导体体区3位于栅极结构两侧；所述第一导电类型半导体漂移区2位于第二导电类型半导体体区3和第一导电类型重掺杂半导体漏区61之间；所述栅极结构由金属化栅极、栅氧化层9和第二介质层4构成；所述栅氧化层9位于金属化栅极两侧与第一导电类型半导体漂移区2和第二导电类型半导体体区3之间；所述第二介质层4位于金属化栅极和栅氧化层9下表面与第一导电类型重掺杂半导体漏区61上表面之间；所述第二导电类型半导体体区3中具有第一导电类型重掺杂半导体源区8和第二导电类型重掺杂半导体体接触区7，所述栅极结构之间的第二导电类型半导体体区3中，第二导电类型重掺杂半导体体接触区7位于第一导电类型重掺杂半导体源区8之间；所述栅极结构与介质槽5之间的第二导电类型半导体体区3中，第二导电类型重掺杂半导体体接触区7与第一导电类型重掺杂半导体源区8相互独立；所述第一导电类型重掺杂半导体源区8和第二导电类型重掺杂半导体体接触区7上表面具有源极金属，所述第一导电类型重掺杂半导体漏延伸区62上表面具有漏极金属。

进一步的，所述介质槽5中填充的第一介质层为由多种介质组成。

进一步的，所述介质槽5中填充的多种介质的介电常数从靠近第一导电类型重掺杂半导体漏延伸区62一端到靠近元胞结构的一端逐渐增加。

进一步的，所述介质槽5中具有源极金属。

进一步的，所述介质槽5中具有栅极金属。

进一步的，所述介质槽5中具有栅极金属，所述栅极结构与介质槽5之间的第二导电类型半导体体区3中，第二导电类型重掺杂半导体体接触区7位于第一导电类型重掺杂半导体源区8之间。

进一步的，所述第一导电类型半导体漂移区2的掺杂浓度自下而上递减。

进一步的，所述第一导电类型半导体漂移区2越靠近金属化栅极，其掺杂浓度越高。