[发明专利]一种高密度电感的制造方法

说明书

技术领域

本发明涉及一种无源器件的圆片级集成，特别是涉及一种高密度电感的制造方法。

背景技术

磁性器件如电感器件及由它构成的电源变压器、滤波器、DC/DC变换器、放大器、振荡器和调谐器等是电子线路中必不可少的重要元器件，它们都是实现电子产品小尺寸、轻重量和高性能的关键之一，特别是由磁性薄膜微电感器件构成的微型化DC/DC变换器将广泛应用于各种便携式电子产品。因此市场对于研制高功率微型化集成电感器件提出了非常迫切的需求。

相较于传统的分立磁芯电感，为符合系统整合的需求，集成磁性材料的微电感主要分为基于CMOS工艺与封装技术两大类。相较于在封装体内集成磁性材料电感，在硅上制作该电感则受限于硅工艺兼容性，电感线圈与磁性薄膜的厚度受到限制，典型的结构剖面图如图所示，电感的电感值较低、饱和电流较小、直流电阻较大。

由于传统的封装成本较高，无法满足充分体现嵌入式无源器件的优越性。圆片级芯片尺寸封装(WLCSP)以其低成本，小尺寸在电子产品中得到了广泛应用，Amkor(UltraCSPTM)、Fraunhofer、Fujitsu(SuperCSPTM)、FormFactor(WowTM,MOSTTM)等多家公司和研究机构都有自己的圆片级封装技术。在圆片级封装中埋置无源器件能够很好的满足小型化，低成本，低功耗等要求。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种高密度电感制造方法，用简单的工艺得到电感值的提高。

为实现上述目的及其他相关目的，本发明提供一种高密度电感制造方法，该制造方法至少包括以下步骤：

A.提供一硅基板，在所述硅基板正反两面沉积掩膜层后在该硅基板反面形成腐蚀窗口；

B.沿所述腐蚀窗口形成位于该硅基板内的深坑结构；使得该深坑结构底部剩余一层薄硅基板；

C.在所述硅基板正面的掩膜层上形成第一层金属图形；

D.在步骤C之后获得的结构上旋涂介质层并图形化，形成暴露部分第一金属图层的通孔；

E.在步骤D之后获得的结构上形成第二层金属图形；使得部分第二层金属图形通过所述通孔与第一金属图层接触；

F.去除所述深坑结构底部剩余的一层薄硅基板；

G.在所述深坑结构中填充BCB与磁粉的复合磁性材料并固化。

本发明提出的用干湿混合法腐蚀方案制作集成磁性材料的带底部镂空电感的方法。适应产品的小型化，低成本化发展需求，工艺步骤简单，与其他工艺兼容，且大幅提高了产品性能，在集成无源器件领域有很大潜力。

附图说明

图1是集成磁性材料的底部镂空电感的平面结构。

图2是在基板双面形成一层掩膜层，并对背面进行图形化的结构示意图。

图3是在基板背面腐蚀出深坑结构的结构示意图。

图4是形成第一层金属图案的结构示意图。

图5是介质层有机物的旋涂及图形化的结构示意图。

图6是形成第二层金属图形的结构示意图。

图7是腐蚀掉深坑底部的剩余硅的结构示意图。

图8是磁性材料对深坑进行填充的结构示意图。

元件标号说明

硅基板100

掩模层101

第一层金属图形102

介质层103

第二层金属图形104

磁性材料105

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效。

请参阅图1至图8。须知，本说明书所附图式所绘示的结构、比例、大小等，均仅用以配合说明书所揭示的内容，以供熟悉此技术的人士了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“下”、“左”、“右”、“中间”及“一”等的用语，亦仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当亦视为本发明可实施的范畴。

如图所示，本发明提供一种高密度电感的制造方法，是集成磁性材料、底部镂空的电感制造方法，其主要特征包括以下几点：