[发明专利]高阈值电压功率MOS芯片、器件及提高阈值电压的方法

权利要求书

1.高阈值电压功率MOS芯片，包括由一个以上元胞构成的功率MOS芯片有源区、打线区，所述有源区包括源极、多晶硅栅、漏极，以及一打线区，所述打线区包括分别用于源极、多晶硅栅进行打线的源极打线区、多晶硅栅打线区；其特征在于，进一步包括二极管区，所述二极管区包括第一齐纳二极管、第二齐纳二极管；第二齐纳二极管并联在多晶硅栅与源极之间，第一齐纳二极管与多晶硅栅串联，并连接到所述第二齐纳二极管与多晶硅栅连接点之外。

2.如权利要求1所述的芯片，其特征在于，所述第一齐纳二极管至少为1个，多个第一齐纳二极管逐次正反向相接串联接入；所述第二齐纳二极管为多个，多个第二齐纳二极管逐次正反向相接串联接入。

3.如权利要求2所述的芯片，其特征在于，所述第一齐纳二极管的个数为y：1≤y≤10；第二齐纳二极管的个数为x：2≤x≤10。

4.如权利要求3所述的芯片，其特征在于，所述x、y满足：x<y。

5.如权利要求1所述的芯片，其特征在于，所述第一齐纳二极管与第二齐纳二极管串联后整体的击穿电压应高于器件栅极的工作电压，并低于有源区栅氧化层所能承受的最大电压。

6.如权利要求3所述的芯片，其特征在于，在所述二极管区通过间隔方式交错形成多个连续的齐纳二极管的P区、N区，构成依次正反向串联的多个齐纳二极管；将所述串联的齐纳二极管中部的一个区与有源区的多晶硅栅直接电连接，将所述串联的齐纳二极管一端端部的区直接电连接到多晶硅栅打线区，直接电连接多晶硅栅的区与直接电连接到多晶硅栅打线区的区之间的齐纳二极管构成第一齐纳二极管；将所述串联的齐纳二极管的另一端端部的区直接电连接到源极打线区，直接电连接多晶硅栅的区与直接电连接到源极打线区的区之间的齐纳二极管构成第二齐纳二极管。

7.高阈值电压功率MOS器件，包括功率MOS芯片、封装体、器件栅极、器件漏极、器件源极；其特征在于，所述功率MOS芯片为权利要求1－6任一项所述的高阈值电压功率MOS芯片，所述封装体对所述芯片进行封装，所述器件栅极电连接到第二齐纳二极管远离多晶硅栅的端部的电极，器件源极同时电连接到所述源极和第一齐纳二极管远离多晶硅栅的端部电极，所述器件漏极与漏极直接电连接。

8.如权利要求7所述的器件，其特征在于，所述漏极直接与漏极打线区电连接，所述源极和第一齐纳二极管远离有源区的端部电极与源极打线区电连接，所述第二齐纳二极管端部电极直接与多晶硅栅打线区电连接。

9.提高功率MOS器件阈值电压的方法，其特征在于，通过在器件有源区多晶硅栅与源极之间并联x个齐纳二极管，与多晶硅栅串联y个齐纳二极管，通过接入的所述齐纳二极管共同起到了分压的作用，使实际作用于器件有源区多晶硅栅的电压只是整个器件栅极电压的一部分，从而在不改变有源区阈值电压和性能指标的情况下，提升器件整体的阈值电压；所述x、y满足：x>1,y≥1。

10.如权利要求9所述的方法，其特征在于，1≤y≤10，2≤x≤10，x<y；当x取偶数时，所述器件的阈值电压提升至有源区阈值电压的(x+y)/x倍；当x取奇数时，所述器件的阈值电压提升至有源区阈值电压的(x+y)/(x-1)倍；所述齐纳二极管整体作为串联状态的击穿电压应高于器件栅极的工作电压，并低于有源区栅氧化层所能承受的最大电压。