[发明专利]半导体装置

说明书

技术领域

本文所讨论的实施方式涉及半导体装置。

背景技术

通过向半导体衬底施加偏置电压(在下文中称为反向偏置电压)来控制晶体管的阈值电压的技术是公知的。将晶体管的阈值电压转移至高电压侧使得可以抑制漏电流并且减少功率耗散。

公知的半导体装置包括使多个MOS晶体管的背栅极区偏置的背栅极偏置电路，以及多个金属线，所述金属线为将背栅极区的小部分彼此连接并且相互独立设置的线。在该半导体装置中，所述多个金属线被设置在各个区中，各个区具有提供至多个MOS晶体管的电源电压的互不相同的电压降。在多个金属线中，最靠近设置背栅极偏置电路的位置处的金属线与背栅极偏置电路连接。

已知的半导体存储装置包括衬底偏置电源线，所述衬底偏置电源线具有用于向衬底提供衬底偏压的接触部，并且被设置为靠近衬底偏压生成电路的附近。

已知的半导体集成电路装置包括从半导体芯片的外部和内部提供内部电源电压的电路构造。在该半导体集成电路装置中，通过内部电源焊盘执行从外部提供内部电源电压，并且通过稳压器执行从内部提供内部电源电压。

相关专利文件

日本公开特许公报(JP-A)No.2013-258266

JP-A No.S63-153852

JP-A No.2006-351633

发明内容

在反向偏置电压的分布与电源电压的分布不相关的情况下，由电源电压降引起的延迟时间的变化与由反向偏置电压降引起的延迟时间的变化是相加的，并且担心延迟时间的变化变得甚至更长。

本文所公开的技术的一个目的为抑制半导体装置中半导体元件的延迟时间的变化，所述半导体装置包括用于向半导体衬底上的各个位置提供衬底电压的线，所述衬底电压控制半导体元件的阈值电压。

根据实施方式的一个方面，半导体装置包括：设置在半导体衬底上的多个电路，并且所述多个电路中的每一个包括具有阈值电压的半导体元件，所述阈值电压受控于提供给所述半导体衬底的衬底电压；向所述多个电路中的每一个提供电源电压的网格图案的第一布线，所述电源电压被提供给所述第一布线的外周处的多个位置；设置在布线层处的网格图案的第二布线，网格图案的第二布线接收所述衬底电压的供给；以及网格图案的第三布线，网格图案的第三布线被设置在与设置有所述第二布线的布线层不同的布线层处，网格图案的第三布线的外周与第二布线的外周连接，并且所述网格图案的第三布线向半导体衬底提供衬底电压。

附图说明

图1为示出根据本文所公开的技术的示例性实施方式的半导体装置的平面图的示例的图。

图2为示出根据本文所公开的技术的示例性实施方式的半导体装置的布线构造的图。

图3为示出根据本文所公开的技术的示例性实施方式的CMOS电路的构造的图。

图4为示出根据本文所公开的技术的示例性实施方式的反向偏置布线的构造的透视图。

图5为示出根据本文所公开的技术的示例性实施方式的上层网格布线与下层网格布线之间的连接模式的图。

图6为示出根据本文所公开的技术的示例性实施方式的半导体装置的部分构造的截面图。

图7为示意性示出根据本文所公开的技术的示例性实施方式的半导体装置中电源电压大小的分布的图。

图8为示出半导体元件中电源电压与延迟时间之间关系的图。

图9为示意性示出根据本文所公开的技术的示例性实施方式的半导体装置中反向偏置电压大小的分布的图。

图10为示出利用模拟来发现通过根据本文所公开的技术的示例性实施方式的反向偏置布线可获得的反向偏置电压大小分布的结果的图。

图11为示出半导体元件的反向偏置电压与半导体元件的延迟时间之间关系的图。

图12为示出根据比较例的半导体装置的布线构造的图。

图13A为示意性示出根据比较例的半导体装置中电源电压大小的分布的图。

图13B为示意性示出根据比较例的半导体装置中反向偏置电压大小的分布的图。

图14为示出经受模拟的逻辑电路的构造的图。

图15为示出根据比较例的反向偏置布线的构造的图。

图16为示出利用模拟来发现通过根据比较例的反向偏置布线可获得的反向偏置电压大小分布的结果的图。

图17A为示出在电源电压的分布中出现偏移的状态的图。