[发明专利]一种碳化硅沟槽栅功率MOSFETs器件及其制备方法

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，具体涉及一种碳化硅沟槽栅功率MOSFETs器件及其制备方法。

背景技术

SiC材料具有高临界场强、高热导率的特性，SiCMOSFET器件在理论上可以实现比现有的硅IGBT更理想的一种高压大功率半导体开关。但是，大电流、高电压和低导通电阻的增强型垂直SiC功率MOSFET器件目前仍然难以实现，部分原因在于高电压SiCMOSFET的基区掺杂浓度高，难以形成有效的反型导电沟道，且沟道载流子的有效迁移率低。

沟槽栅碳化硅MOSFET结构如附图1所示。通常在p型外延层上注入氮或磷，刻蚀实现n+源区和具有一定间距的p阱，通过铝或硼注入实现基区p+区。然后去除所有的注入掩膜，在1500℃以上的高温下激活注入的掺杂杂质。栅介质层是通在某种气氛下对已经形成的p阱、n+源和p+区以后的碳化硅进行热氧化实现的，或通过低压化学气相淀积等淀积实现的，或热氧化后再淀积实现的。栅介质层可以是单一的，也可以是复合叠层。这种结构存在的问题是p基区在临近栅介质层的表面难以形成有效的反型层沟道，且反型层表面有效电子迁移率低，这将导致器件的阈值电压和导通电阻达到难以接受的程度。为了防止p阱基区在反向阻断高电压时完全耗尽而发生基区穿通，p阱基区载流子浓度至少需要达到1×10¹⁷cm^-3，碳化硅的低本征载流子浓度使得p阱基区表面难以形成有效的反型沟道，导致器件阈值电压过大；此外，槽刻蚀过程也使得临近栅介质的p阱基区表面粗糙度过大，以至沟道表面自由电子的有效迁移率严重降低，器件导通电阻过大。

所谓的“ACCUFET”结构由于沟道表面为积累层而不是反型层，可以避免p阱基区的沟道难以形成有效的反型层的问题。如图2所示，这种结构是利用pn结的内建电势使得表面n型层在栅极零偏压下完全耗尽实现常闭器件。然而，形成这种具有表面n型层的p阱，仍需通过高能量、大剂量的离子注入及在1600℃以上的高温退火激活注入的p型掺杂杂质来实现，以保证器件阻断时p阱不会发生穿通和足够小的基区横向电阻，防止形成闩锁。这一离子注入的过程会对沟道表面积累层电子有效迁移率产生负面影响。因此需要提供另一种能够避免过低的p阱总电荷量造成基区穿通，同时又能够避免离子注入对沟道表面积累层电子迁移率产生负面影响的方法。

发明内容

本发明的目的在于提供一种沟槽栅碳化硅(SiC)金属-氧化物-半导体场效应晶体管(MOSFET)及其制备方法，即在沟槽栅MOSFET结构的基础上，在沟道表面掺杂n型掺杂杂质，以实现表面积累层，避免高能量、大剂量的离子注入及高温退火造成沟道表面积累层电子有效迁移率的降低，同时避免高p阱总电荷量造成阈值电压偏高。

为实现上述目的，本发明采用以下技术方案：

一种碳化硅沟槽栅功率MOSFETs器件，所述器件包括：

1)沟槽栅碳化硅MOSFET：n型碳化硅衬底，所述衬底上的n型碳化硅漂移层，所述漂移层内包含具有间隔的p型碳化硅区，所述p型碳化硅区之间含有n+碳化硅源区；

2)n型沟道：位于所述p型碳化硅区之间且在n+碳化硅源区下的n型碳化硅漂移层内；

3)沟槽栅介质：于所述n+碳化硅源区之间，自n型碳化硅漂移层表面，沿n+碳化硅源区，经n型沟道延伸进入n型碳化硅漂移层，槽深大于所述p型碳化硅区结深；

4)栅接触：位于沟槽栅上，n+碳化硅源区之间。

所述的碳化硅沟槽栅功率MOSFETs器件的第一优选方案，所述碳化硅为4H-SiC或6H-SiC。

所述的碳化硅沟槽栅功率MOSFETs器件的第二优选方案，所述p型碳化硅区为包含在n型碳化硅漂移层中的具有间隔的铝或硼注入区。

所述的碳化硅沟槽栅功率MOSFETs器件的第三优选方案，所述n+碳化硅源区为包含在n型碳化硅漂移层中的被p型碳化硅区包围的氮或磷注入区。

所述的碳化硅沟槽栅功率MOSFETs器件的第四优选方案，所述p型碳化硅区形成P阱，其载流子浓度为10¹⁸～10²⁰cm^-3，延伸至n型碳化硅漂移层内0.2～3μm，p阱间的间距为2～20μm。

所述的碳化硅沟槽栅功率MOSFETs器件的第五优选方案，所述n型沟道在施加零伏栅偏压时是自耗尽的。