[发明专利]一种薄膜晶体管及其制备方法、阵列基板和显示装置

说明书

技术领域

本发明属于显示技术领域，具体涉及一种薄膜晶体管及其制 备方法、阵列基板和显示装置。

背景技术

在薄膜晶体管(Thin Film Transistor，TFT)的制作过程中， 为了减少曝光次数，工程人员常使用半曝光技术。利用半曝光技 术，可仅通过一道光罩(Mask)工艺同时对两层以上的待处理材料 进行图案化处理，从而提高生产效率，降低生产成本。

但现有技术中至少存在以下问题：

第一，由图1可以看出，在工艺过程中会对金属层材料层下 层的栅极绝缘层1产生过刻蚀，并且会横向刻蚀掉一小部分光刻 胶图形层41，由于刻蚀掉的一小部分光刻胶图形层41的遮挡作 用，使得其下方的栅极绝缘层1的过刻蚀量少于栅极绝缘层1其 他位置的过刻蚀量，因而形成一个栅极绝缘层台阶11(图中虚线 框出的部分)；另外，由于灰化工艺会使金属层材料层裸露，导 致金属层材料层的材料被氧化，形成源漏电极6后，在显示时造 成黑点。

第二，同时，有源层材料层形成和沟道区7处相同的a-Si保 留层(即有源层5)，但源漏电极6上方的光刻胶图形层41的剩 余量较小，由于其遮挡作用，使得光刻胶图形层41遮挡的部分的 有源层材料层的刻蚀量小于其他区域，进而形成较大尺寸的有源 层台阶51(图中虚线框出的部分)，该较大尺寸的有源层台阶51 会明显增加像素电极和源漏电极6之间的电容以及源漏电极6和 公共电极之间的电容，而这两种电容均为寄生电容，在驱动时会 导致显示品质差。

也就是说，受到材料和曝光工艺的制约，经过半曝光技术后 残留的光刻胶图形层41的厚度及有源层材料层的图形不易控制， 这样就会造成刻蚀后有源层台阶51偏大以及产生黑点等不良现 象，降低了半曝光技术的成功率和阵列基板的良品率，增加了阵 列基板的生产成本。

发明内容

本发明针对现有的半曝光技术的成功率和阵列基板的良品率 低且阵列基板的生产成本高的问题，提供一种半曝光技术的成功 率和阵列基板的良品率高且阵列基板的生产成本低的薄膜晶体管 的制备方法。

解决本发明技术问题所采用的技术方案是一种薄膜晶体管的 制备方法，包括以下步骤：

S1，在衬底上沉积栅极绝缘层、有源层材料层、金属层材料 层、光刻胶层，并通过曝光、显影在所述金属层材料层上形成光 刻胶图形层，所述光刻胶图形层包括部分保留区域、完全保留区 域和完全去除区域；

S2，去除所述完全去除区域的所述金属层材料层；

S3，去除所述部分保留区域的部分所述光刻胶图形层；

S4，去除所述完全去除区域的所述有源层材料层；

S5，去除所述部分保留区域的剩余所述光刻胶图形层；

S6，形成源漏电极和沟道区。

其中，所述步骤S6包括：

S61，去除所述部分保留区域的所述金属层材料层，以形成源 漏电极；

S62，去除部分所述部分保留区域的所述有源层材料层，以形 成沟道区；

S63，去除所述完全保留区域上覆盖的所述光刻胶图形层。

优选地，所述步骤S2包括：通过湿法刻蚀工艺去除所述完全 去除区域的所述金属层材料层。

优选地，所述步骤S3包括：采用灰化工艺去除所述部分保留 区域的部分所述光刻胶图形层。

优选地，所述步骤S4包括：采用干法刻蚀工艺去除所述完全 去除区域的所述有源层材料层。

优选地，所述步骤S5包括：采用灰化工艺去除所述部分保留 区域的剩余所述光刻胶图形层。

优选地，所述步骤S61包括：通过湿法刻蚀工艺去除所述部 分保留区域的所述金属层材料层，以形成源漏电极。

优选地，所述步骤S62包括：采用干法刻蚀工艺去除部分所 述部分保留区域的所述有源层材料层，以形成沟道区。

优选地，在所述步骤S3中，所述去除所述部分保留区域的部 分所述光刻胶图形层的去除量为所述部分保留区域的所述光刻胶 图形层的总量的85％-95％。

作为另一实施方案，本发明提供一种薄膜晶体管，所述薄膜 晶体管采用上述任意一项所述的制备方法制成。

作为另一实施方案，本发明提供一种阵列基板，包括上述的 薄膜晶体管。

作为另一实施方案，本发明提供一种显示装置，包括上述的 阵列基板。