[发明专利]阻抗校准电路以及使用该电路的半导体存储器和存储系统有效
| 申请号: | 201510498596.7 | 申请日: | 2015-08-13 |
| 公开(公告)号: | CN105405459B | 公开(公告)日: | 2019-12-13 |
| 发明(设计)人: | 郑椿锡 | 申请(专利权)人: | 爱思开海力士有限公司 |
| 主分类号: | G11C5/06 | 分类号: | G11C5/06 |
| 代理公司: | 11363 北京弘权知识产权代理事务所(普通合伙) | 代理人: | 俞波;许伟群 |
| 地址: | 韩国*** | 国省代码: | 韩国;KR |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 阻抗 校准 电路 以及 使用 半导体 存储器 存储系统 | ||
1.一种阻抗校准电路,包括:
第一复制驱动器群组,其被配置成复制测试电极区的输出驱动器,测试电极区用于直接存取存储器;
第二复制驱动器群组,其被配置成复制物理区的输出驱动器;以及
阻抗校准单元,其被配置成:通过仅激活第一复制驱动器群组来针对测试电极区执行阻抗匹配操作,以及通过仅激活第二复制驱动器群组来针对物理区执行阻抗匹配操作,
其中,阻抗校准单元被配置成:选择性地仅向第一复制驱动器群组供应电源电压,以及选择性地仅向第二复制驱动器群组供应电源电压。
2.如权利要求1所述的阻抗校准电路,其中,第二复制驱动器群组的驱动器被配置成通过具有与电阻器的连接来防止噪声。
3.如权利要求1所述的阻抗校准电路,还包括:
参考电阻设定单元,其被配置成通过测试模式设定参考电阻值。
4.如权利要求3所述的阻抗校准电路,其中,参考电阻设定单元包括:
电阻器阵列;
熔丝组,其被配置成输出熔丝信号;
第一开关阵列,其被配置成响应于使能信号来将测试焊盘连接至电阻器阵列的节点中的一个;以及
第二开关阵列,其被配置成响应于熔丝信号来将电阻器阵列的节点中的一个连接至第一复制驱动器群组。
5.如权利要求1所述的阻抗校准电路,其中,阻抗校准单元被配置成校准阻抗校准信息的值,使得选自第一复制驱动器群组与第二复制驱动器群组的驱动器群组的输出电压等于参考电压。
6.如权利要求1所述的阻抗校准电路,其中,阻抗校准单元包括:
复用部,其被配置成:响应于选择信号来仅激活来自第一复制驱动器群组和第二复制驱动器群组两者的一个群组,并且通过使用阻抗校准信息来校准所述一个群组的电阻值;
比较部,其被配置成:将参考电压与所述一个群组的输出电压进行比较,并产生比较信号;以及
计数部,其被配置成:响应于比较信号来对阻抗校准信息进行计数。
7.如权利要求6所述的阻抗校准电路,其中,复用部被配置成响应于选择信号来将第一复制驱动器群组和第二复制驱动器群组中的另一个群组去激活。
8.一种半导体存储器,包括:
多个层叠裸片,连接到中介层,
其中,所述多个层叠裸片中的一个裸片包括物理区和测试电极区,所述测试电极区用于从所述一个裸片的外部直接地而不通过所述中介层来存取所述一个裸片,并且所述一个裸片被配置成将物理区的输出驱动器的阻抗和测试电极区的输出驱动器的阻抗与预设阻抗进行匹配。
9.如权利要求8所述的半导体存储器,其中,
所述物理区包括所述输出驱动器和阻抗校准电路;以及
所述测试电极区包括多个直接存取球和所述输出驱动器,所述多个直接存取球被配置成直接存取并测试半导体存储器。
10.如权利要求8所述的半导体存储器,其中,所述一个裸片包括:
第一复制驱动器群组,其被配置成复制所述测试电极区的输出驱动器;
第二复制驱动器群组,其被配置成复制所述物理区的输出驱动器;以及
阻抗校准单元,其被配置成:通过仅激活第一复制驱动器群组来针对测试电极区执行阻抗匹配操作,以及通过仅激活第二复制驱动器群组来针对物理区执行阻抗匹配操作。
11.如权利要求10所述的半导体存储器,其中,第二复制驱动器群组的驱动器被配置成通过具有与电阻器的连接来防止噪声。
12.如权利要求10所述的半导体存储器,还包括:
参考电阻设定单元,其被配置成通过测试模式来设定参考电阻值。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于爱思开海力士有限公司,未经爱思开海力士有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201510498596.7/1.html,转载请声明来源钻瓜专利网。





