[发明专利]一种独热码检测电路

说明书

技术领域

本发明涉及一种独热码检测电路，属于集成电路设计技术领域。

背景技术

独热码，在英文文献中称做one-hot code,直观来说就是有多少个状态就有多少比特，而且只有一个比特为1，其他全为0的一种码制。独热码可以有效提高电路的速度和可靠性，在状态机编码，传输编码等方面等到应用。

独热编码有很多无效状态，在使用独热码的的场合应该对独热码的有效性进行检测。否则一旦进入无效状态时，电路将处于错误状态。

对于状态数较少的独热码的检测可以使用简单的组合电路实现。但是当状态数增加时，独热码的检测电路复杂性急剧增加。对于超长的独热码需要特殊电路实现。

对于较小或中等规模的独热码检测电路可以将编码-1再与原编码按位与，操作后的数据所有比特相或并输出H；编码的所有比特相与输出状态位G。当编码只有1比特为1时，G＝0，H＝1；当编码有超过1比特为1时，G＝1，H＝1；当编码为全零时，G＝1，H＝0。根据G与H的值可以检测独热码的状态。但是这种方法需要一个多比特的减法器。比特数增加后，减法器的规模很大，而且速度无法提高。

中国专利申请《一种独热码检测方法和独热码检测器》(申请号：201510023614)提出了一种可扩展的独热码的检测方法和检测器。但是该申请提出的电路复杂，对于超长独热码检测存在较大的面积与时间的开销。

发明内容

本发明的目的是克服现有技术中的不足，提供一种独热码检测电路。

本发明的独热码检测电路包括一个基于二分法的输入压缩模块组和一个状态检测模块。所述的输入压缩模块组由多级压缩模块组成，将多比特输入数据压缩成2比特输出状态；所述的状态检测模块根据输入压缩模块组输出的2比特状态判决出输入比特为全零、有1比特为1或有多比特为1。

输入压缩模块组包括串联的多级输入压缩模块，第N级输入压缩模块为并列的两个第N-1级输入压缩模块，N为大于1的自然数。

第1级输入压缩模块有4个输入端口、2个输出端口；第2级输入压缩模块有8个输入端口、4个输出端口；以此类推，第N级输入压缩模块有2^(N+1)个输入端口，2^N个输出端口。

第1级输入压缩模块的结构为：包括两个三输入与门、两个两输入或门和十个非门；第一三输入与门的一个输入接第一两输入或门的输出端，另两个输入端接第一非门和第二非门的输出，第一三输入与门的输出接第三非门的输入，第一两输入或门的两个输入分别接第四非门的输出和第五非门的输出；第二三输入与门的一个输入接第二两输入或门的输出端，另两个输入端接第六非门和第七非门的输出，第二三输入与门的输出接第八非门的输入，第二两输入或门的两个输入分别接第九非门的输出和第十非门的输出；第四非门的输入和第七非门的输入连接，作为该输入压缩模块的第一输入端；第五非门的输入和第六非门的输入连接，作为该输入压缩模块的第二输入端；第一非门的输入和第十非门的输入连接，作为该输入压缩模块的第三输入端；第二非门的输入和第九非门的输入连接，作为该输入压缩模块的第四输入端；第三非门的输出和第八非门的输出作为该输入压缩模块的两个输出端。第2级输入压缩模块的结构为并列的两个第1级输入压缩模块，其四个输出端分别与第1级输入压缩模块的四个输入端连接；以此类推，最末第N级输入压缩模块的2^(N+1)个输入端作为整个独热码检测电路的输入端。

所述的状态检测模块包括两个两输入与门、一个两输入异或门和三个非门；第一两输入与门的两个输入分别接第十一非门的输出和第十二非门的输出，第一两输入与门的输出接第十三非门的输入；第十一非门的输入、两输入异或门的一个输入、第二两输入与门的一个输入相接，作为状态检测模块的一个输入端；第十二非门的输入、两输入异或门的另一个输入、第二两输入与门的另一个输入相接，作为状态检测模块的另一个输入端；第十三非门的输出、两输入异或门的输出、第二两输入与门的输出分别作为状态检测模块的三个输出端，也是整个独热码检测电路的输出端；状态检测模块的两个输入端分别接第1级输入压缩模块的两个输出端。

本发明使用二分法实现独热码的检测，特别适合用于比特数超过1000的超长独热码检测。本发明设计简洁，节约电路面积，减少功耗，也有速度的优势。

附图说明

图1为电路结构原理图；

图2为图1中第1级输入压缩模块的结构示意图；

图3为图1中状态检测模块的结构示意图。